[发明专利]一种雷达基带杂波生成装置及方法

说明书

本发明公开了一种雷达基带杂波生成装置及方法。该装置包括FPGA、ADC、DAC、存储器、时钟分配器和通信接口电路。方法为：首先FPGA进行硬件初始化，控制时钟分配器产生时钟信号，在触发信号的同步下，控制ADC采样外部雷达中频信号，形成数字中频序列，然后中频序列经数字解调后存入存储器，FPGA通过通信接口电路接收外部杂波参数及基带杂波调制序列完成基带杂波调制，最终控制DAC生成基带模拟杂波信号，同时将硬件工作状态以及外部输入的杂波参数通过通信接口电路输出。本发明硬件结构简单，可以分别针对高分辨率、低分辨率雷达生成不同的基带杂波。

技术领域

本发明属于雷达电子战仿真信号模拟技术领域，特别是一种雷达基带杂波生成装置及方法。

背景技术

雷达基带杂波生成装置是用于雷达干扰模拟器等雷达电子战仿真信号模拟器中的电子装置。杂波信号产生装置是雷达干扰模拟器中的一个重要组成部分。在生成杂波时，通过产生某一基带的杂波信号，经过混频、倍频或分频等方式，将杂波信号变频到被试雷达所需的频率。描述杂波产生装置的主要技术指标有：1)杂波类型，2)信号带宽，3)中心频率，4)幅度分布模型，5)谱型、谱宽，6)距离分辨单元长度，7)多普勒频率，8)距离范围，9)信号功率动态范围等。

由于杂波产生涉及参数较多，模型复杂多变，一般传统的杂波产生装置有两种方式，一种采用采用专门的硬件，采用纯硬件的方式生成，另外一种采用纯软件的方式。对于纯硬件的方式，一般针对几种固定，或典型的模型来设计，一旦设计成型后，不具备系统升级和改造的能力，若想验证或研究新的模型、分布必需重新更改设计。对于纯软件的方式，由于只能在数据上进行产生，不能生成真正意义上的杂波信号。

发明内容

本发明的目的在于提供一种雷达基带杂波生成装置及方法，能够自动适应产生各种中心频率、带宽、分布、谱宽、谱型、距离以及动态等参数的雷达基带杂波信号。

实现本发明目的的技术解决方案是：一种雷达基带杂波生成装置，包括FPGA、ADC、DAC、存储器、时钟分配器和通信接口电路，所述FPGA同时与存储器、ADC、DAC、时钟分配器和通信接口电路双向互联，时钟分配器的第一输出端与ADC的时钟输入端相连，时钟分配器的第二输出端与DAC的时钟输入端相连，ADC的信号输入端输入外部雷达中频信号，DAC的信号输出端输出基带杂波信号，时钟分配器时钟信号输入端接收外部时钟信号，FPGA的触发信号输入端接外部触发信号；

所述FPGA，用于硬件初始化，控制时钟分配器产生时钟信号，在触发信号的同步下，控制ADC采样外部雷达中频信号，形成数字中频序列，中频序列经数字解调后存入存储器，FPGA通过通信接口电路接收外部杂波参数及基带杂波调制序列完成基带杂波调制，控制DAC生成基带模拟杂波信号，同时将硬件工作状态以及外部输入的杂波参数通过通信接口电路输出；

所述ADC，用于采样外部雷达中频信号，形成数字中频序列，并传给FPGA；

所述DAC，用于恢复中频基带杂波信号，生成模拟基带杂波信号并输出；

所述存储器，用于存储经FPGA所处理后的数字基带杂波序列；

所述时钟分配器，用于接收外部输入时钟或自身产生时钟，经过倍频、分频处理后分别给FPGA、ADC、DAC提供输入时钟信号；

所述通信接口电路，用于给外部提供接口、通信物理层和协议层链路。

进一步地，所述ADC的采样率根据带通采样定理确定，ADC的位数根据信号动态来确定，ADC的有效位每增加一位，动态增加6dB。

进一步地，所述存储器存储经ADC采样后的数据，具体为：直接采样后的数据或者直接采样经数字下变频后的数据；存储直接采样后的数据只要求存储1路，数据量为原始数据量；存储下变频后的数据要求存储I、Q两路，若不抽取则数据量是原始数据量的两倍；若抽取则数据量是原始数据量的两倍除以抽取率。