[发明专利]栅极切口整合及相关装置有效
| 申请号： | 201810148580.7 | 申请日： | 2018-02-13 |
| 公开（公告）号： | CN108493156B | 公开（公告）日： | 2022-06-24 |
| 发明（设计）人： | 李慧峰;L·埃克诺米科思 | 申请（专利权）人： | 格芯(美国)集成电路科技有限公司 |
| 主分类号： | H01L21/8234 | 分类号： | H01L21/8234 |
| 代理公司： | 北京戈程知识产权代理有限公司 11314 | 代理人： | 程伟;王锦阳 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及栅极切口整合及相关装置，所提供的是一种用于在RMG处理期间形成栅极切口的方法及所产生的装置。具体实施例包括形成位在衬底上方的Si鳍；形成位在该衬底及该Si鳍的已凹陷、曝露上部分上方的STI层；形成垂直于该Si鳍、由STI区所分开、位在该Si鳍的该上部分上且位在该Si鳍间该STI层上的多晶硅虚拟栅极电极；形成位在该多晶硅虚拟栅极电极上方的硬掩膜；穿过该硬掩膜与多晶硅虚拟栅极电极进行蚀刻而在一些该Si鳍间形成凹穴；使该凹穴的侧边上受曝露的多晶硅及留在该凹穴其中一或多者的底端处的任何残余多晶硅氧化；以SiN填充该凹穴；移除该多晶硅虚拟栅极电极；以及形成RMG。 | ||
| 搜索关键词： | 栅极 切口 整合 相关 装置 | ||
【主权项】：
1.一种方法，包含：形成位在衬底上方的硅(Si)鳍；形成位在该衬底及该硅鳍的已凹陷、曝露上部分上方的浅沟槽隔离(STI)层；形成垂直于该硅鳍、由STI区所分开、位在该硅鳍的该上部分上且位在该硅鳍间该STI层上的多晶硅虚拟栅极电极；形成位在该多晶硅虚拟栅极电极上方的硬掩膜；穿过该硬掩膜与多晶硅虚拟栅极电极进行蚀刻而在一些该硅鳍间形成凹穴；使该凹穴的侧边上受曝露的多晶硅及留在该凹穴其中一或多者的底端处的任何残余多晶硅氧化；以氮化硅(SiN)填充该凹穴；移除该多晶硅虚拟栅极电极；以及在藉由移除该多晶硅虚拟栅极电极所形成的空间中形成取代金属栅极电极(RMG)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于格芯(美国)集成电路科技有限公司，未经格芯(美国)集成电路科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810148580.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
