[发明专利]一种高带宽的磁性随机存储器在审
| 申请号： | 201810130968.4 | 申请日： | 2018-02-09 |
| 公开（公告）号： | CN110136761A | 公开（公告）日： | 2019-08-16 |
| 发明（设计）人： | 戴瑾 | 申请（专利权）人： | 上海磁宇信息科技有限公司 |
| 主分类号： | G11C11/16 | 分类号： | G11C11/16 |
| 代理公司： | 上海容慧专利代理事务所(普通合伙) 31287 | 代理人： | 于晓菁 |
| 地址： | 201800 上海*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种高带宽的磁性随机存储器，包括双田字型布置的八个存储阵列，每个存储阵列都带有一个参考单元块，双田字型布置的上半部的四个参考单元块联合使用，下半部的四个参考单元块联合使用。磁性随机存储器的外部电路包括列地址解码器、行地址解码器、读写控制器；每个存储阵列组中各带有四个列地址解码器、一个行地址解码器、两个读写控制器；四个列地址解码器各控制一个存储阵列，行地址解码器控制四个存储阵列，每个读写控制器控制上下相邻的两个存储阵列。本发明的有益效果：较小阵列并联使用形成既是高速同时也是高带宽的布局。不同阵列中的参考单元块联合使用，使得每个阵列中的参考单元数目减少，提高面积利用率。 | ||
| 搜索关键词： | 参考单元 存储阵列 磁性随机存储器 列地址解码器 读写控制器 高带宽 行地址 解码器 田字型 存储阵列组 解码器控制 面积利用率 并联使用 数目减少 外部电路 上半部 下半部 小阵列 | ||
【主权项】：
1.一种磁性随机存储器的存储阵列模块，其特征在于，包括邻近排布的若干个存储阵列组，每个所述存储阵列组由按田字型布置的四个存储阵列形成，所述存储阵列模块中的所有所述存储阵列统一受控运行。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海磁宇信息科技有限公司，未经上海磁宇信息科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810130968.4/，转载请声明来源钻瓜专利网。
- 上一篇：MRAM芯片
- 下一篇：时钟分配电路和包括其的半导体器件
