[发明专利]MRAM芯片有效
| 申请号： | 201810130958.0 | 申请日： | 2018-02-09 |
| 公开（公告）号： | CN110136760B | 公开（公告）日： | 2021-03-23 |
| 发明（设计）人： | 戴瑾 | 申请（专利权）人： | 上海磁宇信息科技有限公司 |
| 主分类号： | G11C11/16 | 分类号： | G11C11/16 |
| 代理公司： | 上海容慧专利代理事务所(普通合伙) 31287 | 代理人： | 于晓菁 |
| 地址： | 201800 上海*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种MRAM芯片，其中，MRAM阵列包括多个子阵列，所述子阵列包括一公共源线连接到所有单元，和连接每一列的多条位线；每一所述位线连接第一传输门、第二传输门；所述第一传输门连接所述公共源线，所述第二传输门连接公共位线；所述预解码器包括：多根地址线输入、与所述位线数量匹配的选择信号及其反相信号的输出；所述选择信号及其反相信号输出端连接到每一个子阵列相应的位线所对应的第一传输门、第二传输门，控制所述第一传输门、所述第二传输门任一打开，另一关闭。通过预解码器的控制，使得一个阵列每次只写一个比特，不再需要高电压、负电压，设计简单能耗降低。 | ||
| 搜索关键词： | mram 芯片 | ||
【主权项】：
1.一种MRAM芯片，包括：源线与位线垂直布局的MRAM阵列和预解码器，其特征在于，所述MRAM阵列包括多个子阵列，所述子阵列包括一公共源线连接到所有单元，和连接每一列的多条位线；每一所述位线连接第一传输门、第二传输门；所述第一传输门连接所述公共源线，所述第二传输门连接公共位线；所述预解码器包括：多根地址线输入、与所述位线数量匹配的选择信号及其反相信号的输出；所述选择信号及其反相信号输出端连接到每一个子阵列相应的位线所对应的第一传输门、第二传输门，控制所述第一传输门、所述第二传输门任一打开，另一关闭。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海磁宇信息科技有限公司，未经上海磁宇信息科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810130958.0/，转载请声明来源钻瓜专利网。
- 上一篇：降低读操作对数据扰动的电路
- 下一篇：一种高带宽的磁性随机存储器
