[发明专利]箝位电路有效
| 申请号： | 201810087597.6 | 申请日： | 2018-01-30 |
| 公开（公告）号： | CN108304021B | 公开（公告）日： | 2020-04-10 |
| 发明（设计）人： | 杨光军 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | G05F1/56 | 分类号： | G05F1/56 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 戴广志 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种箝位电路，第一PMOS晶体管的源极与电源电压端VDD相连接，第一电阻至第四电阻依次串联后连接在第一PMOS晶体管的漏极与地之间，第一电阻与第二电阻的连接端作为电路的输出端VRG，第二电阻与第三电阻的连接端与所述运算放大器的反向输入端相连接，运算放大器的正向输入端输入电压VREF，运算放大器的输出端与所述PMOS晶体管的栅极相连接；所述NMOS晶体管和第二PMOS晶体管相串联，该NMOS晶体管的漏极与所述电路的输出端VRG相连接，其栅极与电源电压端VDD相连接；第二PMOS晶体管的漏极接地，其栅极与第三电阻和第四电阻的连接端相连接。本发明能够保证系统正常工作。 | ||
| 搜索关键词： | 箝位 电路 | ||
【主权项】：
1.一种箝位电路，其特征在于：由一运算放大器，两个PMOS晶体管，四个电阻，一个NMOS晶体管包括；第一PMOS晶体管的源极与电源电压端VDD相连接，第一电阻至第四电阻依次串联后连接在第一PMOS晶体管的漏极与地之间，第一电阻与第二电阻的连接端作为电路的输出端VRG，第二电阻与第三电阻的连接端与所述运算放大器的反向输入端相连接，运算放大器的正向输入端输入电压VREF，运算放大器的输出端与所述PMOS晶体管的栅极相连接；所述NMOS晶体管和第二PMOS晶体管相串联，该NMOS晶体管的漏极与所述电路的输出端VRG相连接，其栅极与电源电压端VDD相连接；第二PMOS晶体管的漏极接地，其栅极与第三电阻和第四电阻的连接端相连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810087597.6/，转载请声明来源钻瓜专利网。
- 上一篇：低耗电的半导体装置
- 下一篇：一种开关稳压器的过流保护电路
