[发明专利]移位寄存器及其放噪控制方法、栅极驱动电路和显示装置

摘要

本发明公开一种移位寄存器及其放噪控制方法、栅极驱动电路和显示装置，能提高显示效果，该移位寄存器包括：输入单元，分别与信号输入端和上拉节点相连；上拉单元，分别与上拉节点、第一时钟信号端和信号输出端相连；下拉单元，分别与复位信号端、第一电压信号端和信号输出端相连；下拉控制单元，分别与第二时钟信号端、上拉节点、下拉节点和第一电压信号端相连；第一放噪单元，分别与上拉节点、信号输入端、第一电压信号端、输出信号端和补偿节点相连；补偿单元，分别与第一时钟信号端、补偿节点和第一电压信号端相连，用于根据第一时钟信号端提供的时钟信号模拟第一放噪单元中晶体管的阈值电压漂移以对第一放噪单元中晶体管的阈值电压进行补偿。

主权项

1.一种移位寄存器，其特征在于，包括：输入单元，所述输入单元分别与信号输入端和上拉节点相连，所述输入单元用于在所述信号输入端提供的输入信号的控制下将所述信号输入端的电压写入所述上拉节点；上拉单元，所述上拉单元分别与所述上拉节点、第一时钟信号端和信号输出端相连，所述上拉单元用于在所述上拉节点的电压的控制下将所述第一时钟信号端的电压写入所述信号输出端；下拉单元，所述下拉单元分别与所述复位信号端、所述第一电压信号端、所述上拉节点和所述信号输出端相连，所述下拉单元用于在所述复位信号端的电压的控制下将所述第一电压信号端的电压写入所述信号输出端和所述上拉节点；下拉控制单元，所述下拉控制单元分别与第二时钟信号端、所述上拉节点、下拉节点和所述第一电压信号端相连，所述下拉控制单元用于在所述第二时钟信号端提供的时钟信号的控制下将所述第二时钟信号端的电压写入所述下拉节点，并在所述上拉节点的电压的控制下将所述第一电压信号端的电压写入所述下拉节点；第一放噪单元，所述第一放噪单元分别与所述上拉节点、所述信号输入端、所述第一电压信号端、所述输出信号端和补偿节点相连，所述第一放噪单元用于对所述信号输出端的输出信号进行放噪处理；补偿单元，所述补偿单元分别与所述第一时钟信号端、所述第二时钟信号端、所述补偿节点和所述第一电压信号端相连，所述补偿单元用于根据所述第一时钟信号端和所述第二时钟信号端提供的时钟信号模拟所述第一放噪单元中晶体管的阈值电压漂移以对所述第一放噪单元中晶体管的阈值电压进行补偿，用于使所述第一放噪单元对所述信号输出端的输出信号进行持续放噪。