[发明专利]掩模一体型表面保护带有效
| 申请号： | 201780050928.2 | 申请日： | 2017-08-28 |
| 公开（公告）号： | CN109716502B | 公开（公告）日： | 2022-12-30 |
| 发明（设计）人： | 五岛裕介;横井启时 | 申请（专利权）人： | 古河电气工业株式会社 |
| 主分类号： | H01L21/683 | 分类号： | H01L21/683;H01L21/78;B23K26/38;C09J201/00 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 王博;庞东成 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种掩模一体型表面保护带，其为等离子体切割方式用，所述掩模一体型表面保护带在薄膜化程度大的背面磨削工序中的半导体晶片的图案面的保护性、表面保护带的掩模材料层从基材膜的剥离性优异，残胶少，不良芯片的产生少。另外，提供一种无需光刻工艺的掩模一体型表面保护带。 | ||
| 搜索关键词： | 掩模一 体型 表面 保护 | ||
【主权项】：
1.一种掩模一体型表面保护带，其为在包括下述工序(a)～(d)的半导体芯片的制造中使用的掩模一体型表面保护带，其特征在于，其具有基材膜和设置于所述基材膜上的掩模材料层，剥离所述掩模材料层后的面的所述基材膜的润湿张力为20.0mN/m以上48.0mN/m以下，依照JIS B0601进行测定时，剥离所述掩模材料层后的面的所述基材膜的表面粗糙度Ra为0.05μm以上2.0μm以下的范围，(a)在将掩模一体型表面保护带贴合于半导体晶片的图案面侧的状态下，对该半导体晶片的背面进行磨削，将晶片固定带贴合于磨削后的半导体晶片的背面，利用环形框架进行支持固定的工序；(b)将所述掩模一体型表面保护带的基材膜剥离而使所述掩模材料层露出于表面，之后利用激光将该掩模材料层中与半导体晶片的切割道相当的部分切断，使半导体晶片的切割道开口的工序；(c)通过SF6等离子体以所述切割道分割半导体晶片，从而单片化为半导体芯片的等离子体切割工序；和(d)通过O2等离子体去除所述掩模材料层的灰化工序。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于古河电气工业株式会社，未经古河电气工业株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780050928.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
