[发明专利]存储器装置

摘要

存储器装置。一种存储器装置可包括：存储器阵列，其具有布置成数据行的存储器单元；接口，其接收从起始字节的地址按照连续寻址的顺序请求数据字节的读取命令；第一缓冲器，其存储来自存储器阵列的包括起始字节的第一数据行；第二缓冲器，其存储来自存储器阵列的相对于第一数据行被连续地寻址的第二数据行；输出电路，其被配置为从缓冲器访问数据，并且从起始字节通过第一数据行的最高寻址字节顺序地输出各个字节，并从第二数据行的最低寻址字节顺序地输出各个字节，直至所请求的数据字节已被输出为止；以及数据选通驱动器，其对接口上通过数据选通输出的各个数据字节进行时钟控制。

主权项

1.一种存储器装置，该存储器装置包括：a)存储器阵列，该存储器阵列包括布置成多个数据行的多个存储器单元，其中，各个数据行包括预定数量的数据字节；b)接口，该接口被配置为从主机接收从起始字节的地址按照连续寻址的顺序请求多个数据字节的读取命令；c)第一缓冲器，该第一缓冲器被配置为存储来自所述存储器阵列的所述多个数据行中的第一数据行，其中，所述第一数据行包括所述起始字节；d)第二缓冲器，该第二缓冲器被配置为存储来自所述存储器阵列的所述多个数据行中的第二数据行，其中，所述第二数据行相对于所述第一数据行被连续地寻址；e)输出电路，该输出电路被配置为从所述第一缓冲器访问数据，并从所述起始字节通过所述第一数据行的最高寻址字节顺序地输出各个字节；f)该输出电路被配置为从所述第二缓冲器访问数据，并从所述第二数据行的最低寻址字节顺序地输出各个字节，直至所请求的多个数据字节已被输出为止，以执行所述读取命令；以及g)数据选通驱动器，该数据选通驱动器被配置为对所述接口上通过数据选通从所述存储器装置输出的各个数据字节进行时钟控制，其中，当所述起始地址与所述第一数据行的最低寻址字节对齐时，所述数据选通以减小的读取时延被启用。