[发明专利]存储设备、芯片及存储设备的控制方法在审
| 申请号： | 201780004397.3 | 申请日： | 2017-02-17 |
| 公开（公告）号： | CN108401467A | 公开（公告）日： | 2018-08-14 |
| 发明（设计）人： | 杨康;高明明 | 申请（专利权）人： | 深圳市大疆创新科技有限公司 |
| 主分类号： | G11C7/10 | 分类号： | G11C7/10 |
| 代理公司： | 北京龙双利达知识产权代理有限公司 11329 | 代理人： | 张欣;王君 |
| 地址： | 518057 广东省深圳市南山区高*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种存储设备、芯片及存储设备的控制方法。该存储设备包括：读端口和写端口；缓存单元和单端口RAM，读端口与RAM相连，写端口通过缓存单元与RAM相连；控制单元，控制单元用于：在第n时钟周期，将写端口输入的第一数据块写入缓存单元，其中n为不小于1的正整数；在第n时钟周期，从存储的数据中获取第二数据块，并将第二数据块发送至读端口。该存储设备能够支持数据的同时读写，且该存储设备采用的是单端口RAM方案，能够降低系统的体积和功耗。 | ||
| 搜索关键词： | 存储设备 缓存单元 读端口 写端口 单端口RAM 时钟周期 芯片 数据块发送 第一数据 降低系统 数据块 正整数 读写 功耗 写入 存储 | ||
【主权项】：
1.一种存储设备，其特征在于，所述存储设备包括：读端口和写端口；缓存单元和单端口随机接入存储器RAM，所述读端口与所述RAM相连，所述写端口通过所述缓存单元与所述RAM相连；控制单元，用于：在第n时钟周期，将所述写端口输入的第一数据块写入所述缓存单元，其中n为不小于1的正整数；在第n时钟周期，从存储的数据中获取第二数据块，并将所述第二数据块发送至所述读端口。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市大疆创新科技有限公司，未经深圳市大疆创新科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780004397.3/，转载请声明来源钻瓜专利网。
- 上一篇：显示面板、显示装置及显示面板的控制方法
- 下一篇：3D半导体器件和结构
