[实用新型]一种近阈值电压全数字逐次逼近寄存器延时锁定环系统有效
申请号: | 201721118182.8 | 申请日: | 2017-09-02 |
公开(公告)号: | CN208508904U | 公开(公告)日: | 2019-02-15 |
发明(设计)人: | 徐太龙;李瑶;卢军;胡敏;叶云飞;倪敏生;胡学友;孟硕 | 申请(专利权)人: | 合肥学院 |
主分类号: | H03L7/081 | 分类号: | H03L7/081;H03L7/099;H03L7/18 |
代理公司: | 合肥中博知信知识产权代理有限公司 34142 | 代理人: | 李德胜 |
地址: | 230000 安徽*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本实用新型公开了一种近阈值电压全数字逐次逼近寄存器延时锁定环系统,数据选择器的输入连接系统时钟信号clkin和基于clkin产生的短脉冲信号clk_dge,数据选择器的输出连接PVT补偿延时线的输入端,PVT补偿延时线的输出端与锁定延时线的输入端连接,PVT检测器通过译码器一与PVT补偿延时线的输入端连接,逐次逼近寄存器控制器通过译码器二与锁定延时线的输入端连接,时序控制器的输出端分别连接逐次逼近寄存器控制器和相位采样器的输入端。本实用新型通过设计和实现基于标准单元的全数字集成电路设计流程,是一个宽工作频率范围、快速锁定、工作在近阈值电压附近、无谐波锁定和零延时陷阱问题的全数字SARDLL。 | ||
搜索关键词: | 延时线 逐次逼近寄存器 近阈值电压 输入端连接 全数字 译码器 本实用新型 数据选择器 延时锁定环 锁定 控制器 输出端 输入端 数字集成电路设计 检测器 系统时钟信号 短脉冲信号 设计和实现 时序控制器 标准单元 工作频率 快速锁定 输出连接 输入连接 相位采样 零延时 谐波 陷阱 | ||
【主权项】:
1.一种近阈值电压全数字逐次逼近寄存器延时锁定环系统,其特征在于:包括有数据选择器、PVT补偿延时线、锁定延时线、译码器一、译码器二、PVT检测器、逐次逼近寄存器控制器、时序控制器和相位采样器,所述的数据选择器的两个输入端分别连接系统输入时钟信号clkin和基于clkin产生的短脉冲信号clk_edge,数据选择器的输出端连接PVT补偿延时线的输入端,PVT补偿延时线的输出端与锁定延时线的输入端连接,PVT检测器通过译码器一与PVT补偿延时线的延时量控制端连接,逐次逼近寄存器控制器通过译码器二与锁定延时线的延时量控制端连接,时序控制器的输出端分别连接逐次逼近寄存器控制器和相位采样器的输入端,相位采样器的输出端连接逐次逼近寄存器控制器的输入端,锁定延时线的输出端还与相位采样器的输入端连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于合肥学院,未经合肥学院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201721118182.8/,转载请声明来源钻瓜专利网。
- 上一篇:一种基于单火线取电的多控触摸开关
- 下一篇:AD采样滤波电路