[发明专利]一种亚阈值电路的优化方法及系统有效
| 申请号： | 201711484159.5 | 申请日： | 2017-12-29 |
| 公开（公告）号： | CN108092660B | 公开（公告）日： | 2021-07-23 |
| 发明（设计）人： | 吴玉平;陈岚 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H03K19/20 | 分类号： | H03K19/20;H03K19/00 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 党丽;王宝筠 |
| 地址： | 100029 北京市朝阳*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例公开了一种亚阈值电路的优化方法，包括：确定亚阈值逻辑门网表中的单位D触发器，单位D触发器具有一位数据输入；将单位D触发器按行分组，组内的单位D触发器连接同一时钟信号；将组内的单位D触发器替换为多位D触发器，以获得优化的亚阈值逻辑门网表，其中，所述多位D触发器包括多个独立的单位D触发主电路和一个时钟信号电路，所述时钟信号电路为所述多个独立的单位D触发主电路提供时钟信号，每个所述单位D触发主电路分别与所述时钟信号电路构成一个单位D触发器。本发明提高了亚阈值电路时钟网络的频率特性，同时降低时钟网络的功耗，并减小电路的面积，进一步提高了亚阈值电路的性能。 | ||
| 搜索关键词： | 一种 阈值 电路 优化 方法 系统 | ||
【主权项】：
1.一种亚阈值电路的优化方法，其特征在于，包括：确定亚阈值逻辑门网表中的单位D触发器，单位D触发器具有一位数据输入；将单位D触发器进行分组，组内的单位D触发器连接同一时钟信号；将组内的单位D触发器替换为多位D触发器，以获得优化的亚阈值逻辑门网表，其中，所述多位D触发器包括多个独立的单位D触发主电路和一个时钟信号电路，所述时钟信号电路为所述多个独立的单位D触发主电路提供时钟信号，每个所述单位D触发主电路分别与所述时钟信号电路构成一个单位D触发器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711484159.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种低压低功耗LYDS驱动器
- 下一篇：鉴相器和锁相环电路
