[发明专利]基于FPGA的小型化同步授时和数据传输装置及应用

摘要

本发明公开了一种基于FPGA的小型化同步授时和数据传输装置，所述装置包括：串行解串器，用于将数据\时钟复用总线上的数据进行解串，得到同步时钟和传输数据，并将所述同步时钟和传输数据传送至FPGA；FPGA，用于转发接收的同步时钟和传输数据至多个从装置，控制多个装置的同步采样，还用于对多个从装置上传的传输数据封装后转发至所述串行解串器；同步授时接口，用于实现所述FPGA与多个从装置之间同步时钟的传输；数据收发接口，用于实现所述FPGA与多个从装置之间传输数据的传输。该装置减小整个系统工程的尺寸和复杂度，提高长距离传输情况下的系统性能。

主权项

1.一种基于FPGA的小型化同步授时和数据传输装置，其特征在于，所述装置包括：

串行解串器，用于将数据\时钟复用总线上的数据进行解串，得到同步时钟和传输数据，并将所述同步时钟和传输数据传送至FPGA；

FPGA，用于转发接收的同步时钟和传输数据至多个从装置，控制多个装置的同步采样，还用于对多个从装置上传的传输数据封装后转发至所述串行解串器；

同步授时接口，用于实现所述FPGA与多个从装置之间同步时钟的传输；

数据收发接口，用于实现所述FPGA与多个从装置之间传输数据的传输。

2.如权利要求1所述的基于FPGA的小型化同步授时和数据传输装置，其特征在于，所述FPGA包括：

时钟生成模块，用于将所述串行解串器解出的同步时钟发送给从装置作为同步时钟，完成对从装置的数据节拍控制；

从装置控制模块，用于完成对从装置的控制逻辑，命令当前挂载的从装置将数据进行上传；

转发内存控制器，用于对来自从装置的数据做串并转换后进行缓存，并在转发模块的调度下将缓存数据进行转发；

转发模块，用于将其他同步授时和数据传输装置发送的数据包进行转发；同时对转发内存控制器进行调度，将来自从装置的数据按照规定的协议格式进行封装，并将协议包进行转发。

3.如权利要求2所述的基于FPGA的小型化同步授时和数据传输装置，其特征在于，所述FPGA还包括：

时钟校准模块，当一条数据\时钟复用总线上挂载过个同步授时和数据传输装置时，时钟校准模块完成初始上电阶段多个装置之间传输延时的测量，并对解串出的同步时钟进行时钟校准。

4.如权利要求2或3所述的基于FPGA的小型化同步授时和数据传输装置，其特征在于，所述转发内存控制器包括：

接口子控制器，用于控制双端口RAM中并行数据的读取与写入操作；

双端口RAM，用于所述转发内存控制器中并行数据的缓存。

5.如权利要求4所述的基于FPGA的小型化同步授时和数据传输装置，其特征在于，所述装置包括两个转发模块，与两个转发模块一一对应的两个串行解串器。

6.如权利要求1所述的基于FPGA的小型化同步授时和数据传输装置，其特征在于，所述同步授时接口采用485芯片。

7.如权利要求1所述的基于FPGA的小型化同步授时和数据传输装置，其特征在于，所述数据收发接口采用485芯片。

8.一种基于FPGA的小型化同步授时和数据传输装置的应用，其特征在于，应用权利要求1～7任一所述的同步授时和数据传输装置对多个从装置进行同步采样，具体包括以下步骤：

串行解串器对数据\时钟复用总线上的数据进行解串，得到同步时钟和传输数据，并将所述同步时钟和传输数据传送至FPGA；

FPGA将接收的同步时钟经同步授时接口发送至多个从装置，控制多个装置的同步采样，将接收的传输数据经数据收发接口发送至多个从装置，对多个从装置上传的传输数据缓存、封装后转发至所述串行解串器。

9.如权利要求8所述的基于FPGA的小型化同步授时和数据传输装置的应用，其特征在于，对多个从装置进行同步采样，还包括以下步骤：

当一条数据\时钟复用总线上挂载过个同步授时和数据传输装置时，测量初始上电阶段多个装置之间传输延时，并对解串出的同步时钟进行时钟校准。