[发明专利]基于FPGA的小型化同步授时和数据传输装置及应用

说明书

本发明公开了一种基于FPGA的小型化同步授时和数据传输装置，所述装置包括：串行解串器，用于将数据\时钟复用总线上的数据进行解串，得到同步时钟和传输数据，并将所述同步时钟和传输数据传送至FPGA；FPGA，用于转发接收的同步时钟和传输数据至多个从装置，控制多个装置的同步采样，还用于对多个从装置上传的传输数据封装后转发至所述串行解串器；同步授时接口，用于实现所述FPGA与多个从装置之间同步时钟的传输；数据收发接口，用于实现所述FPGA与多个从装置之间传输数据的传输。该装置减小整个系统工程的尺寸和复杂度，提高长距离传输情况下的系统性能。

技术领域

本发明涉及FPGA技术及数据同步与传输技术领域，具体涉及一种基于FPGA的小型化同步授时和数据传输装置及应用。

背景技术

现场数据的采集、传输和处理已经成为工业控制、生产和科学研究不可或缺的环节。数据采集系统，主要完成数据信息的采集、A/D转换和处理，然后发送给计算机做进一步处理和存储或者将处理的结果反馈给设备进行相关的控制。

数据采集系统是物联网的重要组成部分，能为管理和控制提供是实时数据，为操作人员进行设备监控和性能分析提供重要依据。为了缩短系统开发周期，避免系统的重复设计，数据采集系统的设计与研究有着重要意义。目前需要采集的数据主要来自各种传感器，空间分布广、数据量大，在一些高风险、高强度的特殊环境下，无法通过人工的方式获取数据，这时就需要通过传感器获取工作现场的各种数据，并对采集的数据进行传输和处理。

当前的数据采集系统有通用性差、能耗高、空间浪费、二次开发能力弱等缺点，而且，由于工程环境的复杂多变，各种干扰弥漫在工作现场和运行环境中，导致数据采集出现偏差，导致不同程度的后果。因此，本发明为解决以上问题，提出了一种小型化的同步授时和数据传输装置，具有重要的工程意义。

发明内容

为了减小整个系统工程的尺寸和复杂度，提高长距离传输情况下的系统性能，本发明提供了一种基于FPGA的小型化同步授时和数据传输装置及应用。

为实现上述发明目的，本发明提供以下技术方案：

一种基于FPGA的小型化同步授时和数据传输装置，所述装置包括：

串行解串器，用于将数据\时钟复用总线上的数据进行解串，得到同步时钟和传输数据，并将所述同步时钟和传输数据传送至FPGA；

FPGA，用于转发接收的同步时钟和传输数据至多个从装置，控制多个装置的同步采样，还用于对多个从装置上传的传输数据封装后转发至所述串行解串器；

同步授时接口，用于实现所述FPGA与多个从装置之间同步时钟的传输；

数据收发接口，用于实现所述FPGA与多个从装置之间传输数据的传输。

该装置在时钟/数据总线复用技术上，实现对时钟/数据复用总线中的同步时钟和传输数据的分解，并利用得到的同步时钟控制与该装置连接的多个从装置的同步采样，提升数据采样的正确性，此外，该装置由于采用FPGA芯片，减小了整个装置的尺寸和功耗，再者，该装置的使用，使得整个采集系统中节省了多个传输时钟信号的线缆。

其中，所述FPGA包括：

时钟生成模块，用于将所述串行解串器解出的同步时钟发送给从装置作为同步时钟，完成对从装置的数据节拍控制；

从装置控制模块，用于完成对从装置的控制逻辑，命令当前挂载的从装置将数据进行上传；

转发内存控制器，用于对来自从装置的数据做串并转换后进行缓存，并在转发模块的调度下将缓存数据进行转发；

转发模块，用于将其他同步授时和数据传输装置发送的数据包进行转发；同时对转发内存控制器进行调度，将来自从装置的数据按照规定的协议格式进行封装，并将协议包进行转发。