[发明专利]一种数模混合微系统ADC单元动态参数测试系统有效

专利信息
申请号: 201711458673.1 申请日: 2017-12-28
公开(公告)号: CN108768394B 公开(公告)日: 2022-01-11
发明(设计)人: 朱志强;冯长磊;李学武;陈雷;王媛媛;李金潮 申请(专利权)人: 北京时代民芯科技有限公司;北京微电子技术研究所
主分类号: H03M1/10 分类号: H03M1/10
代理公司: 中国航天科技专利中心 11009 代理人: 武莹
地址: 100076 北*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种数模混合微系统ADC单元动态参数测试系统,包括上位机和测试板;上位机负责测试结果显示及存储;测试板包括信号发生模块、信号调理模块、时钟产生模块、微系统ADC单元以及微系统FPGA单元;测试板负责产生微系统ADC单元输入信号和采样时钟,并完成ADC单元输出数据采集、存储及处理,最终得到微系统ADC单元主要动态性能参数。本发明充分利用微系统内部集成的FPGA单元高速数据处理能力,通过微系统FPGA单元对微系统ADC单元采样输出数据进行采集、存储及处理,减少额外数据传输的开销以及信号间的干扰,系统可以对数模混合微系统ADC单元动态参数进行可靠准确的测试。
搜索关键词: 一种 数模 混合 系统 adc 单元 动态 参数 测试
【主权项】:
1.一种数模混合微系统ADC单元动态参数测试系统,其特征在于包括包括:上位机和测试板,其中:上位机负责对测试结果进行显示和存储;测试板包括信号发生模块、信号调理模块、时钟产生模块、微系统ADC单元以及微系统FPGA单元;信号调理模块与信号发生模块、微系统ADC单元以及微系统FPGA单元相连;时钟产生模块与微系统ADC单元以及微系统FPGA单元相连;微系统FPGA单元通过通信接口与上位机相连;信号发生模块使用晶体振荡器产生一个单音正弦波信号;信号调理模块对信号发生模块产生的信号进行滤波处理,产生ADC单元输入信号;时钟产生模块由锁相环PLL电路产生,为ADC单元及FPGA单元提供时钟;微系统ADC单元采集由信号发生模块产生并由信号调理模块处理的输入信号,将输入的模拟信号转换为数字信号;微系统FPGA单元对微系统ADC单元采样输出数据进行采集、存储及处理,得出微系统ADC单元的动态性能参数,将测试结果通过USB通信接口上传至上位机进行显示及存储。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京时代民芯科技有限公司;北京微电子技术研究所,未经北京时代民芯科技有限公司;北京微电子技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201711458673.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top