[发明专利]集成电路设计方法和集成电路闩锁效应测试方法

摘要

本发明提供了一种集成电路设计方法和集成电路闩锁效应测试方法，属于集成电路设计技术领域。其中，集成电路设计方法包括：从集成电路中选取指定的端口作为闩锁效应测试模式的控制端；建立控制端与集成电路中除复位端口之外的剩余端口之间的关联关系，以使控制端控制剩余端口在闩锁效应测试模式中的状态。本发明实施例提供的集成电路设计方法和集成电路闩锁效应测试方法，为集成电路设置了闩锁效应测试模式的控制端，利用该控制端控制集成电路的端口在闩锁效应测试模式中的状态，增加了电路内部信号的可控制性，可以更好的满足Latch up测试的需求，有利于客观准确地评价电路的抗闩锁效应能力，保证器件的质量。

主权项

1.一种集成电路设计方法，其特征在于，包括：

从集成电路中选取指定的端口作为闩锁效应测试模式的控制端；

建立所述控制端与集成电路中除复位端口之外的剩余端口之间的关联关系，以使所述控制端控制所述剩余端口在闩锁效应测试模式中的状态。

2.根据权利要求1所述的方法，其特征在于，从集成电路中选取指定的端口作为闩锁效应测试模式的控制端的步骤，包括：

从集成电路中选取指定的多个端口作为闩锁效应测试模式的控制端；当所述多个端口的组合逻辑满足设定的进入闩锁效应测试模式的条件时，所述集成电路进入闩锁效应测试模式。

3.根据权利要求1所述的方法，其特征在于，建立所述控制端与集成电路中除复位端口之外的剩余端口之间的关联关系的步骤，包括：

建立所述控制端与集成电路中的I/O端口之间的关联关系，以使所述控制端在闩锁效应测试模式中关断所述I/O端口的上拉电阻电路和下拉电阻电路，关闭所述I/O端口的输出使能端；

建立所述控制端与集成电路中与I/O端口相连接的模拟电路模块之间的关联关系，以使所述控制端在闩锁效应测试模式中关闭所述模拟电路模块，使与所述模拟电路模块相连接的I/O端口处于高阻状态；

建立所述控制端与集成电路中的锁相环之间的关联关系；以使所述控制端在闩锁效应测试模式中关闭所述锁相环。

4.根据权利要求3所述的方法，其特征在于，建立所述控制端与集成电路中的I/O端口之间的关联关系的步骤，包括：

设定与控制端的输入相关联的控制变量，当所述控制端满足设定的进入闩锁效应测试模式的条件时，利用所述控制变量控制选择器关闭所述I/O端口的输出使能端。

5.一种集成电路闩锁效应测试方法，其特征在于，包括：

当检测到控制端的输入满足设定的进入闩锁效应测试模式的条件时，根据所述控制端的输入控制集成电路中除复位端口之外的剩余端口进入闩锁效应测试模式；

在闩锁效应测试模式下，控制集成电路运行，以完成闩锁效应测试。

6.根据权利要求5所述的方法，其特征在于，控制集成电路中除复位端口之外的剩余端口进入闩锁效应测试模式的步骤，包括：

关断集成电路中的I/O端口的上拉电阻电路和下拉电阻电路；

关闭集成电路中的I/O端口的输出使能端；

关闭集成电路中与I/O端口相连接的模拟电路模块，使与所述模拟电路模块相连接的I/O端口处于高阻状态；

关闭集成电路中的锁相环。

7.根据权利要求6所述的方法，其特征在于，关闭集成电路中的I/O端口的输出使能端的步骤，包括：

采用控制变量，控制选择器关闭所述I/O端口的输出使能端。