[发明专利]一种基于FPGA实现网络数据接收及读取控制方法

摘要

本发明涉及网络数据接收技术领域，具体涉及一种基于FPGA实现网络接收控制方法。一种基于FPGA实现网络数据接收控制方法，包括如下步骤：步骤1：判断是否为网络帧头；步骤2：将数据写入到BRAM_IP缓冲区中，同时由数据接收模块对接收到的数据进行计数；步骤3：将BRAM_IP缓冲区起始地址跳转到下一字节；步骤4：进行CRC校验；步骤5：将接收网络数据长度写入到FIFO_IP缓冲区，指示一包网络数据的接收过程完成。在读取信息时，根据存入FIFO_IP缓冲区的数据长度先进行判断，而不是直接读取BRAM_IP缓冲区中的数据信息，且在BRAM_IP缓冲区中的数据信息没有足够空间存储下一包最大网络数据时不进行网络数据接收操作，避免网络数据丢包问题。

主权项

1.一种基于FPGA实现网络数据接收控制方法，其特征在于：包括如下步骤：步骤1：接收网络数据时，通过数据接收模块判断是否为网络帧头；是则执行步骤2正常进行接收数据操作，错误则执行步骤6；步骤2：网络帧头判断正确后，则数据接收模块将接收到的数据写入到BRAM_IP缓冲区中，同时由数据接收模块对接收到的数据进行计数；并判断是否为异常数据，若为正常数据则执行步骤3，若为异常数据，则执行步骤6；步骤3：将BRAM_IP缓冲区起始地址跳转到下一字节；步骤4：进行CRC校验：对接收的有效数据做CRC计算，计算完成后和接收数据的CRC进行比较，比较相同则确认本网络包数据正确,执行步骤5，否则丢弃该网络数据，执行步骤6：步骤5：该网络数据包接收正常，产生数据结束标志，将接收网络数据长度写入到FIFO_IP缓冲区，指示一包网络数据的接收过程完成；步骤6：结束数据包接收，若已经产生写长度有效信号，则产生数据结束标志，同时产生数据包错误标志，将本次写入BRAM_IP缓冲区时起始地址跳转到上次写结束位置，以使下次接收网络数据可以重新写入到该BRAM_IP缓冲区；步骤7：通过步骤1-步骤6连续接收数据，直到BRAM_IP缓冲区存储空间不足一包最大网络数据，停止网络数据接收操作。