[发明专利]一种降低开关电容电路非线性误差的时钟优化电路在审
| 申请号： | 201711368670.9 | 申请日： | 2017-12-18 |
| 公开（公告）号： | CN107968653A | 公开（公告）日： | 2018-04-27 |
| 发明（设计）人： | 黎冰;那继平 | 申请（专利权）人： | 深圳大学 |
| 主分类号： | H03M1/06 | 分类号： | H03M1/06 |
| 代理公司： | 深圳中一专利商标事务所44237 | 代理人： | 官建红 |
| 地址： | 518000 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属于电子技术领域，提供了一种降低开关电容电路非线性误差的时钟优化电路。所述时钟优化电路包括根据第一时钟信号、第一反馈信号Y、第二反馈信号以及第二时钟信号生成第一沟道电荷的第一开关电容电路；根据第三时钟信号以及第四时钟信号生成第二沟道电荷的第二开关电容电路；用于根据第五时钟信号和第六时钟信号消除非线性误差电荷的时序优化单元；用于对所述时序优化单元生成的电压信号进行放大的信号放大单元；用于根据所述信号放大单元生成的电压放大信号生成所述第一反馈信号Y和所述第二反馈信号的反馈单元；通过本发明有效地解决了现有的开关电容电路中的非线性误差较大、对电容值的检测精度较低的问题。 | ||
| 搜索关键词： | 一种 降低 开关 电容 电路 非线性 误差 时钟 优化 | ||
【主权项】：
一种降低开关电容电路非线性误差的时钟优化电路，其特征在于，包括：输入端接基准电压信号Vref，并根据第一时钟信号第一反馈信号Y、第二反馈信号以及第二时钟信号生成第一沟道电荷的第一开关电容电路；输入端接基准电压信号Vref，并根据第三时钟信号以及第四时钟信号生成第二沟道电荷的第二开关电容电路；与所述第一开关电容电路的输出端以及所述第二开关电容电路的输出端连接，用于根据第五时钟信号和第六时钟信号消除非线性误差电荷的时序优化单元；与所述时序优化单元连接，用于对所述时序优化单元生成的电压信号进行放大的信号放大单元；与所述信号放大单元连接，用于根据所述信号放大单元生成的电压放大信号生成所述第一反馈信号Y和所述第二反馈信号的反馈单元。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳大学，未经深圳大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711368670.9/，转载请声明来源钻瓜专利网。
