[发明专利]一种基于FPGA的C*CORE处理器测试验证系统和方法在审
| 申请号： | 201711335482.6 | 申请日： | 2017-12-14 |
| 公开（公告）号： | CN108279999A | 公开（公告）日： | 2018-07-13 |
| 发明（设计）人： | 王晓璐;付彦淇;何全;杨硕 | 申请（专利权）人： | 天津津航计算技术研究所 |
| 主分类号： | G06F11/22 | 分类号： | G06F11/22;G06F9/4401 |
| 代理公司： | 天津翰林知识产权代理事务所(普通合伙) 12210 | 代理人： | 王瑞 |
| 地址： | 300300 天津市*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于FPGA的C*CORE处理器测试验证系统，该验证系统包括ROM模块、RAM模块、GPIO模块、时钟模块、复位模块、AHB总线和CLB2AHB总线桥接模块；所述ROM模块、RAM模块、GPIO模块、时钟模块和复位模块分别与AHB总线连接；所述时钟模块分别与ROM模块、RAM模块、GPIO模块和被验证对象连接；所述复位模块分别与ROM模块、RAM模块、GPIO模块和被验证对象连接；所述被验证对象通过CLB2AHB总线桥接模块与AHB总线连接；所述GPIO模块外接LED。本验证系统为C*CORE处理器提供了一套完整的基于FPGA的验证方案，为基于C*CORE处理器的设计验证提供了参考。 | ||
| 搜索关键词： | 验证系统 复位模块 时钟模块 验证对象 处理器测试 总线桥接 处理器 设计验证 外接 验证 参考 | ||
【主权项】：
1.一种基于FPGA的C*CORE处理器测试验证系统，其特征在于该验证系统包括ROM模块、RAM模块、GPIO模块、时钟模块、复位模块、AHB总线和CLB2AHB总线桥接模块；所述ROM模块、RAM模块、GPIO模块、时钟模块和复位模块分别与AHB总线连接；所述时钟模块分别与ROM模块、RAM模块、GPIO模块和被验证对象连接；所述复位模块分别与ROM模块、RAM模块、GPIO模块和被验证对象连接；所述被验证对象通过CLB2AHB总线桥接模块与AHB总线连接；所述GPIO模块外接LED。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于天津津航计算技术研究所，未经天津津航计算技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711335482.6/，转载请声明来源钻瓜专利网。
