[发明专利]一种基于FPGA的多组SPI码信号检测验证方法有效

专利信息
申请号: 201711262681.9 申请日: 2017-12-04
公开(公告)号: CN107943739B 公开(公告)日: 2021-01-19
发明(设计)人: 王珺;张靓;郭冬梅;李媛媛 申请(专利权)人: 上海无线电设备研究所
主分类号: G06F13/42 分类号: G06F13/42
代理公司: 上海信好专利代理事务所(普通合伙) 31249 代理人: 朱成之
地址: 200090 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种基于FPGA的多组SPI码信号检测验证方法,利用高速采样时钟将每组SPI信号中的SPI时钟、SPI数据和SPI锁存信号按位分别存入先入先出队列FIFO,进行去毛刺处理,输出无毛刺的SPI时钟、SPI数据和SPI锁存信号,在SPI时钟的每个由低电平向高电平跳变的时刻,将对应的SPI数据存入随机存储器RAM中,在SPI锁存信号的每个由低电平向高电平跳变的时刻,锁定缓存的SPI数据,回放锁定的SPI数据,在SPI时钟的每个由高电平向低电平跳变的时刻,输出对应的回读数据,将回读数据存成文件,与原始数据进行对比。本发明避免了去毛刺处理过程产生的延时而导致数据的丢失,解决了多组SPI信号干扰导致数据通信异常的问题,能够确定数据出错的位置,设计简单,通用性好,易于工程实现。
搜索关键词: 一种 基于 fpga spi 信号 检测 验证 方法
【主权项】:
一种基于FPGA的多组SPI码信号检测验证方法,其特征在于,包含以下步骤:步骤S1、利用高速采样时钟将每组SPI信号中的SPI时钟、SPI数据和SPI锁存信号按位分别存入FPGA中的先入先出队列FIFO;步骤S2、从先入先出队列FIFO中依次读出SPI时钟、SPI数据和SPI锁存信号,进行去毛刺处理,输出无毛刺的SPI时钟、SPI数据和SPI锁存信号;步骤S3、在先入先出队列FIFO输出的信号中,在SPI时钟的每个由低电平向高电平跳变的时刻,将对应的SPI数据存入FPGA中的随机存储器RAM中;步骤S4、在SPI锁存信号的每个由低电平向高电平跳变的时刻,锁定缓存的SPI数据;步骤S5、回放步骤S4中锁定的SPI数据,在SPI时钟的每个由高电平向低电平跳变的时刻,输出对应的SPI数据,形成回读数据;步骤S6、将回读数据存成文件,与原始数据进行对比,如果回读数据与原始数据不一致,则记录数据出错的位置,并统计错误数据码的个数,重新进行本次数据传输。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海无线电设备研究所,未经上海无线电设备研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201711262681.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top