[发明专利]沟槽的形成方法和浅沟槽隔离结构的形成方法在审
| 申请号： | 201711077967.X | 申请日： | 2017-11-06 |
| 公开（公告）号： | CN109755171A | 公开（公告）日： | 2019-05-14 |
| 发明（设计）人： | 尹卓 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762 |
| 代理公司： | 上海立群专利代理事务所(普通合伙) 31291 | 代理人： | 侯莉;毛立群 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种沟槽的形成方法和浅沟槽隔离结构的形成方法，该沟槽的形成方法包括：提供衬底；在所述衬底上形成硬掩膜层以及位于所述硬掩膜层之上的牺牲层，若干开口贯穿所述牺牲层和硬掩膜层；对所述衬底进行刻蚀，以在所述衬底内形成设定深度的沟槽，进行所述刻蚀时，所述衬底与牺牲层的刻蚀速率相近。利用本发明的技术方案，能够在衬底的中央区域、边缘区域形成深度较为均一的沟槽，提高了中央区域、边缘区域的器件电学性能的均一性。 | ||
| 搜索关键词： | 衬底 硬掩膜层 牺牲层 刻蚀 浅沟槽隔离结构 边缘区域 中央区域 电学性能 均一性 均一 开口 贯穿 | ||
【主权项】：
1.一种沟槽的形成方法，其特征在于，包括：提供衬底；在所述衬底上形成硬掩膜层以及位于所述硬掩膜层之上的牺牲层，若干开口贯穿所述牺牲层和硬掩膜层；对所述衬底进行刻蚀，以在所述衬底内形成设定深度的沟槽，进行所述刻蚀时，所述衬底与牺牲层的刻蚀速率相近。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司，未经中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711077967.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
