[发明专利]一种基准电路及芯片

摘要

本发明涉及集成电路技术领域，特别是涉及一种基准电路及芯片。该基准电路包括：电流镜，用于响应于外部电源的激励，分别镜像出至少三条支路电流；电容单元，用于响应于外部电源的激励，输出电容电压；第一偏置电路；第二偏置电路，的输入，分别偏置输出与每条支路电流对应的偏置电流；基准源产生电路，用于响应于至少三条支路电流中两条支路电流分别对应的偏置电流与电容电压的输入，产生基准电流。当外部电源波动时，首先电容单元能够抑制外部电源产生的电压波动，并且，第二偏置电路能够为第一偏置电路提供偏置电压，使得第一偏置电路能够稳定可靠地工作，从而提高电源抑制比。

主权项

1.一种基准电路，其特征在于，包括：/n电流镜，用于响应于外部电源的激励，分别镜像出至少三条支路电流；/n电容单元，用于响应于所述外部电源的激励，输出电容电压；/n第一偏置电路，其与所述电流镜连接；/n第二偏置电路，其与所述第一偏置电路连接，用于为所述第一偏置电路提供偏置电压，使得所述第一偏置电路响应于所述偏置电压的输入，分别偏置输出与每条所述支路电流对应的偏置电流；/n基准源产生电路，其与所述第一偏置电路连接，用于响应于所述至少三条支路电流中两条支路电流分别对应的偏置电流与所述电容电压的输入，产生基准电流；/n所述电流镜包括：第一PMOS管、第二PMOS管及第三PMOS管，所述第一PMOS管、所述第二PMOS管及所述第三PMOS管的源极共同连接至第一节点，所述第一PMOS管、所述第二PMOS管及所述第三PMOS管的栅极共同连接至第二节点，所述第一PMOS管的漏极用于输出一条支路电流，所述第二PMOS管的漏极用于输出另一条支路电流，所述第三PMOS管的漏极用于输出又另一条支路电流；/n所述第一偏置电路包括：第四PMOS管、第五PMOS管及第六PMOS管，所述第一PMOS管的漏极与所述第四PMOS管的源极连接，所述第二PMOS管的漏极与所述第五PMOS管的源极连接，所述第三PMOS管的漏极与所述第六PMOS管的源极连接，所述第四PMOS管、所述第五PMOS管及所述第六PMOS管的栅极共同连接至第三节点，所述第四PMOS管的漏极用于输出一条偏置电流，所述第五PMOS管的漏极用于输出另一条偏置电流，所述第六PMOS管的漏极用于输出又另一条偏置电流；/n所述基准源产生电路包括：第一运放、第一电阻、第二电阻、第三电阻、第一三极管及第二三极管，所述第一运放的输出端与所述电容单元连接，所述第一运放的反相输入端、所述第一电阻的一端、所述第二电阻的一端及所述第四PMOS管的漏极皆连接至第四节点，所述第一电阻的另一端连接至所述第一三极管的第一电极，所述第二电阻的另一端、所述第一三极管的第二电极及基极皆连接至地端，所述第一运放的同相输入端、所述第三电阻的一端及所述第二三极管的第一电极皆连接至第五节点，所述第三电阻的另一端、所述第二三极管的第二电极及基极皆连接至地端；/n所述第二偏置电路包括第二运放，所述第二运放的反相输入端与所述第五PMOS管的源极连接，所述第二运放的同相输入端与所述第六PMOS管的源极连接，所述第二运放的输出端连接至所述第三节点；/n电压调整电路，其与所述第一偏置电路连接，用于响应于控制信号的输入，根据所述至少三条支路电流中剩余的一条支路电流对应的偏置电流，调整并输出基准电压；/n所述控制信号包括第一控制信号与第二控制信号；/n所述电压调整电路包括：/n电压微调电路，用于根据输入的所述至少三条支路电流中剩余的一条支路电流对应的偏置电流与所述第一控制信号，输出第一电压；/n分压电路，其与所述电压微调电路连接，用于根据所述第二控制信号，对所述第一电压进行分压并输出基准电压。/n