[发明专利]一种时间差型磁通门传感器及时间差读取方法

摘要

本发明涉及一种时间差型磁通门传感器及时间差读取方法，是由FPGA逻辑信号处理器产生周期性数字电压信号，经D/A转换电路分两路分别经过外磁场检测电路Ⅰ和过零检测电路Ⅱ送给FPGA逻辑信号处理器，利用激励信号幅度为零时刻和感应信号脉冲峰值之间的时间差测量被测磁场，利用峰值检测电路对感应信号脉冲峰值时刻进行定位，无需考虑感应信号幅度变化对读取脉冲峰值时刻的影响。与现有的单独从感应信号读取双向饱和时间差方式相比，解决了测量磁场时感应信号幅值变小需要变化门限值或者增大信号幅度的问题，简化了电路结构，加快了信号处理速度，用较小的激励电流就能达到磁通门正常工作状态，有效地降低磁通门的功耗，适于实时动态对弱磁场进行测量。

主权项

一种时间差型磁通门传感器，其特征在于，由FPGA逻辑信号处理器(5)产生数字电压激励信号，经D/A转换电路(6)分两路分别经过外磁场检测电路Ⅰ和过零检测电路Ⅱ送给FPGA逻辑信号处理器(5)，FPGA逻辑信号处理器(5)将两路信号通过时间差读取方法得到时间差，并将其传输到STM32时间差数据存储(9)存储；外磁场检测电路Ⅰ是由V/I转换电路(1)经敏感元件(2)、前置放大电路(3)、峰值检测电路(4)连接构成；过零检测电路Ⅱ是由放大电路(7)与过零比较电路(8)连接构成。