[发明专利]在锁相环路中使用参考时钟抖动来降低突波

摘要

本申请案涉及在锁相环路中使用参考时钟抖动来降低突波。本发明的实施例提供锁相环路(100)。可控制振荡器(102)产生射频RF信号(120)。除法器(108)经配置以通过将所述RF信号除以除法因子(114)而产生经除分RF信号。相位检测电路(106)经配置以接收经抖动参考信号及所述经除分RF信号且产生用于控制所述振荡器的相位误差信号。抖动模块(110)经配置以产生所述经抖动参考信号(113)及所述除法因子(114)，其中所述经抖动参考信号具有从多个抖动频率选择的随机改变频率，且其中所述除法因子经同步选择以与每一选定抖动频率与所述RF信号的目标频率之间的比率匹配。

主权项

一种包括锁相环路PLL的数字系统，其中所述PLL包括：可控制振荡器，其用于产生具有目标频率的射频RF信号；除法器，其经耦合以接收所述RF信号，所述除法器经配置以通过将所述RF信号除以除法因子而产生经除分RF信号；相位检测电路，其经配置以接收经抖动参考信号及所述经除分RF信号且产生用于控制所述振荡器的相位误差信号；及抖动模块，其经配置以接收具有固定频率FREF的参考信号，所述抖动模块可操作以产生所述经抖动参考信号及所述除法因子，其中所述经抖动参考信号具有从多个抖动频率选择的随机改变频率，且其中所述除法因子经同步选择以与每一选定抖动频率与所述RF信号的所述目标频率之间的比率匹配。