[发明专利]一种10N进制减法计数电路及芯片

摘要

本发明适用于集成电路技术领域，提供了一种10N进制减法计数电路及芯片。本发明中，10N进制减法计数电路通过采用成本较低的反相模块、第一分频计数模块及第二分频计数模块代替微控制器；反相模块将脉冲信号进行反相并生成反相脉冲信号；第一分频计数模块根据脉冲信号和反相脉冲信号执行从数值9至数值0的循环减计数，并输出相应的二进制编码的个位减计数结果；第二分频计数模块根据个位减计数结果执行从数值N‑1至数值0的循环减计数，并输出相应的二进制编码的十位减计数结果。该10N进制减法计数电路通过反相模块、第一分频计数模块及第二分频计数模块实现，成本低。

主权项

1.一种10N进制减法计数电路，所述10N进制减法计数电路的输入端接收脉冲信号，其中，N为大于等于1的整数，其特征在于，所述10N进制减法计数电路包括：反相模块，用于将所述脉冲信号进行反相并生成反相脉冲信号；第一分频计数模块，用于根据所述脉冲信号和所述反相脉冲信号执行从数值9至数值0的循环减计数，并输出相应的二进制编码的个位减计数结果；所述第一分频计数模块的同相输入端和反相输入端分别与所述反相模块的输出端和输入端相连接；第二分频计数模块，用于根据所述个位减计数结果执行从数值N‑1至数值0的循环减计数，并输出相应的二进制编码的十位减计数结果；所述第二分频计数模块的输入端与所述第一分频计数模块的输出端相连接；所述十位减计数结果和所述个位减计数结果组成所述10N进制减法计数电路的减计数结果；其中，所述第一分频计数模块的复位端与所述第二分频计数模块的复位端共接并接收复位信号，所述第一分频计数模块和所述第二分频计数模块根据所述复位信号进行复位；其中，所述第一分频计数模块的第一输出端、第二输出端、第三输出端及第四输出端以及所述第二分频计数模块的多个输出端为所述10N进制减法计数电路的输出端；所述第一分频计数模块的第四输出端与所述第二分频计数模块的输入端相连接；所述个位减计数结果中的最高位数值、次高位数值、次低位数值及最低位数值分别通过所述第一分频计数模块的第四输出端、第三输出端、第二输出端及第一输出端输出，所述十位减计数结果中的多位数值通过所述第二分频计数模块的多个输出端输出。