[发明专利]一种基于FPGA的并行循环冗余CRC校验方法有效
| 申请号： | 201710508875.6 | 申请日： | 2017-06-28 |
| 公开（公告）号： | CN107154836B | 公开（公告）日： | 2019-12-20 |
| 发明（设计）人： | 赵鸿;余晓川;王珊珊;王君;严琪 | 申请（专利权）人： | 西安空间无线电技术研究所 |
| 主分类号： | H04L1/00 | 分类号： | H04L1/00;H04B7/185;H03M13/09 |
| 代理公司： | 11009 中国航天科技专利中心 | 代理人： | 范晓毅 |
| 地址： | 710100 陕*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于FPGA的并行循环冗余CRC校验方法。该方法遵循CRC‑CCITT编码给定CRC算法，利用简单异或逻辑实现并行循环冗余CRC校验码计算，解决了基于比特串行的多次并串转换的逻辑缺陷，突破了基于查找表的BlockRAM资源占用率高的工程瓶颈，提高了CRC校验的数据吞吐量，同时降低了对硬件资源苛刻需求，从而实现了简化逻辑、提高效率和降低资源的目的。 | ||
| 搜索关键词： | 一种 基于 fpga 并行 循环 冗余 crc 校验 方法 | ||
【主权项】：
1.一种基于FPGA的并行循环冗余CRC校验方法，其特征在于，包括如下步骤：/n步骤一、按照卫星遥控、遥测、外测或数传的数据传输设定格式要求组帧，形成数据帧，其中：/n所述数据帧的帧长为Na，其中参与CRC编码的有效字节长度为Nb，CRC校验码字节长度为Nk；所述数据帧的逻辑时序包括帧同步字部分、待编码数据部分、以及CRC校验部分；所述帧同步字部分的时序长度为Na－Nb－Nk，所述待编码数据部分的时序长度为Nb，所述CRC校验部分的时序长度为Nk；/n步骤二、确认不同的CRC模式对输入与输出数据的顺序要求、初始相位要求、以及输出结果是否与0xFFFF异或的要求，其中：/n所述输出结果是否与0xFFFF异或的要求，包括：/n当所述具体CRC模式为X25模式时，利用所述循环冗余CRC校验并行计算公式算出的CRC校验码要求与0xFFFF进行异或运算；/n所述循环冗余CRC校验并行计算基于CRC－CCITT标准，所述循环冗余CRC校验并行计算公式具体为：当前字节的CRC校验码等于前一字节CRC寄存器值与当前字节各信息位的逻辑异或；/n当所述具体CRC模式对输入与输出数据的顺序要求为倒序时，/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安空间无线电技术研究所，未经西安空间无线电技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710508875.6/，转载请声明来源钻瓜专利网。
- 上一篇：数据的发送方法及装置
- 下一篇：一种在NOMA中指示是否软合并的方法
