[发明专利]高吞吐率FFT/IFFT的FPGA信号处理方法

摘要

高吞吐率FFT/IFFT的FPGA信号处理方法，涉及FPGA技术。本发明包括下述步骤：1)读取低频信号的数据，2)将低频信号数据的内容顺次写入RAM的第一存储区及其他各存储区；3)在高频读时钟控制下，按照各存储区的写入顺序，以滑动窗的方式顺次读取各存储区中写入的数据内容，并顺次输出滑动窗中的数据内容，形成数据流；4)自数据流起始时刻，第N个FPGA经过(N‑1)个等待周期后进入数据处理阶段以读取数据流并进行FFT运算然后输出运算结果。本发明通过一个RAM将第速率数据转换为高数据速率，使得后续模块能在较高频率上工作，从而达到减少并行度的目的，最终降低了硬件消耗。本发明算法简单，易于工程实现。

主权项

高吞吐率FFT/IFFT的FPGA信号处理方法，其特征在于，包括下述步骤：1)数据预读：读取低频信号的数据，2)写入控制：定义RAM中的一个存储区为第一存储区，将低频信号数据的内容顺次写入RAM的第一存储区及其他各存储区，当最末存储区写入完成后，以第一存储区作为最末存储区的接续，自第一存储区开始下一次写入循环；3)读取控制：在高频读时钟控制下，按照各存储区的写入顺序，以滑动窗的方式顺次读取各存储区中写入的数据内容，当读取至最末存储区后，以第一存储区作为最末存储区的接续，自第一存储区开始下一次读取循环；控制首次读取前等待时间以及滑动窗的滑动速度使其与写入速度适应，并顺次输出滑动窗中的数据内容，形成数据流；4)FPGA并行处理：FPGA按照下述方式读取数据流并进行FFT运算：自数据流起始时刻，第N个FPGA经过(N‑1)个等待周期后进入数据处理阶段以读取数据流并进行FFT运算然后输出运算结果，所述数据处理阶段的构成单元为处理周期，每个处理周期包括使能时间和非使能时间，N为大于1的自然数。