[发明专利]高吞吐率FFT/IFFT的FPGA信号处理方法

说明书

高吞吐率FFT/IFFT的FPGA信号处理方法，涉及FPGA技术。本发明包括下述步骤：1)读取低频信号的数据，2)将低频信号数据的内容顺次写入RAM的第一存储区及其他各存储区；3)在高频读时钟控制下，按照各存储区的写入顺序，以滑动窗的方式顺次读取各存储区中写入的数据内容，并顺次输出滑动窗中的数据内容，形成数据流；4)自数据流起始时刻，第N个FPGA经过(N‑1)个等待周期后进入数据处理阶段以读取数据流并进行FFT运算然后输出运算结果。本发明通过一个RAM将第速率数据转换为高数据速率，使得后续模块能在较高频率上工作，从而达到减少并行度的目的，最终降低了硬件消耗。本发明算法简单，易于工程实现。

技术领域

本发明涉及FPGA技术。

背景技术

离散傅立叶变换(discrete fourier transform,简称DFT)与逆离散傅里叶变换(inverse discrete fourier transform,简称IDFT)是数字信号处理领域的重要变换工具，在信号的频谱分析与OFDM系统调制解调中均采用DFT/IDFT实现。然而直接计算DFT/IDFT需要大量运算，其快速算法(fast fourier transform简称FFT)利用傅里叶变换系数性质大大降低了乘法运算量，使得傅里叶变换在工程中得到了广泛应用。

自cooley-tukey提出DFT快速算法以来，对DFT算法有着更深入的研究，主要有素因子分解法，winogard算法(WFTA)，循环卷积算法等，但是这些算法主要集中DFT变换本身，少有对DFT变换吞吐率的研究，当需要较高吞吐率时，FPGA通常采用并行处理的方式实现。

现有技术的FPGA实现时，单纯采用并行的方式来提高FFT吞吐率，会消耗大量硬件资源。

发明内容

本发明所要解决的技术问题是，提供一种具有高吞吐率和低硬件资源消耗特点的FPGA信号处理方法。

本发明解决所述技术问题采用的技术方案是，高吞吐率FFT/IFFT的FPGA信号处理方法,包括下述步骤：

1)数据预读：读取低频信号的数据，

2)写入控制：定义RAM中的一个存储区为第一存储区，将低频信号数据的内容顺次写入RAM的第一存储区及其他各存储区，当最末存储区写入完成后，以第一存储区作为最末存储区的接续，自第一存储区开始下一次写入循环；

3)读取控制：在高频读时钟控制下，按照各存储区的写入顺序，以滑动窗的方式顺次读取各存储区中写入的数据内容，当读取至最末存储区后，以第一存储区作为最末存储区的接续，自第一存储区开始下一次读取循环；控制首次读取前等待时间以及滑动窗的滑动速度使其与写入速度适应，并顺次输出滑动窗中的数据内容，形成数据流；

4)FPGA并行处理：FPGA按照下述方式读取数据流并进行FFT运算：自数据流起始时刻，第N个FPGA经过(N-1)个等待周期后进入数据处理阶段以读取数据流并进行FFT运算然后输出运算结果，所述数据处理阶段的构成单元为处理周期，每个处理周期包括使能时间和非使能时间，N为大于1的自然数。

所述步骤3)中，滑动窗每次滑动的滑动长度相等，且滑动窗的长度大于滑动长度。

所述步骤4)中，各个FPGA的处理周期时长相等。

本发明的有益效果是，通过一个RAM将第速率数据转换为高数据速率，使得后续模块能在较高频率上工作，从而达到减少并行度的目的，最终降低了硬件消耗。本发明算法简单，易于工程实现。

附图说明

图1是数据速率转换示意图。

图2是速率转换控制示意图。

图3是实施例1的16路FPGA并行处理示意图。