[发明专利]基于多FPGA的有源配电网实时仿真器并行通讯方法

摘要

一种基于多FPGA的有源配电网实时仿真器并行通讯方法，包括：1)将各子系统信息下载到对应FPGA中；2)设置仿真时刻t＝0，启动仿真；3)仿真时间向前推进一个步长，t＝t+Δt；4)各FPGA开始交互仿真接口数据，同时开始并完成仿真计算；5)各FPGA将接收到仿真接口数据写入数据存储器中；6)对实时仿真器进行仿真结束校验；7)判断物理时间是否达到仿真时间t，如达到则进入下一步，否则实时仿真器待机至t后，进入下一步；8)判断仿真时间t是否达到设定的仿真终了时刻，如达到则仿真结束，否则返回步骤3)。本发明采用并行通讯的方法，有效的提高了基于多FPGA的有源配电网实时仿真器的仿真速度，为实现基于多FPGA的大规模有源配电网实时仿真奠定了基础。

主权项

一种基于多FPGA的有源配电网实时仿真器并行通讯方法，其特征在于，包括，如下步骤：1)在由N个FPGA构成的有源配电网实时仿真器的上位机中，将待仿真的有源配电系统依据拓扑连接关系及FPGA的计算资源划分为N个子系统，其中，N>1，读取各子系统元件的基本参数，形成各子系统电气部分的节点电导矩阵和控制部分的计算矩阵，设定实时仿真步长，将各子系统的相关信息分别下载到对应的FPGA中，根据子系统之间的连接关系及数据接口，设置第i个FPGA发送到与所述第i个FPGA直接相连的第j个FPGA的仿真接口数据的个数为Mi,j，其中i＝1,2,…,N，j＝1,2,…,N，仿真接口数据的传输延迟时间为L个时钟周期；2)初始化实时仿真器，并设置仿真时刻t＝0，启动仿真；3)仿真时间向前推进一个步长，t＝t+Δt；4)对每一个FPGA都进行如下操作：开始发送FPGA在上一时步计算得到的Mi,j个仿真接口数据到与所述FPGA直接相连的FPGA中；同时所述FPGA开始等待接收与该FPGA直接相连的FPGA发送的仿真接口数据；同时开始从所述FPGA的并行通讯数据存储器中读出所需的仿真接口数据，在仿真接口数据读取完成后开始步骤3)所述步长的仿真计算；5)每一个FPGA将接收到的与该FPGA直接相连的FPGA发送的仿真接口数据写入并行通讯数据存储器中；6)对实时仿真器进行仿真结束校验，如果仿真结束，则进入下一步，否则等待直至所有FPGA仿真结束后进入下一步；7)判断物理时间是否达到仿真时间t，如达到仿真时间t则进入下一步，否则实时仿真器待机至仿真时间t后，进入下一步；8)判断仿真时间t是否达到设定的仿真终了时刻T，如达到设定的仿真终了时刻T，则仿真结束，否则返回步骤3)。