[发明专利]一种降低基带处理芯片功耗的装置

摘要

本发明公开了一种降低基带处理芯片功耗的装置，它涉及通信终端芯片设计技术。本发明针对基带处理芯片的数据处理及控制特点，通过对基带处理模块进行睡眠控制、运行时钟控制、存储器控制等方法，分模式分模块对基带芯片的电源、运行时钟、存储器使能进行控制，从而减小基带处理芯片的运行功耗。本发明具有结构简单、控制灵活等特点，有效降低通信终端基带处理芯片的功耗。

主权项

一种降低基带处理芯片功耗的装置，其特征在于，包括功耗状态控制模块(1)、数字基带处理模块(2)、睡眠控制模块(3)、时钟控制模块(4)和存储器控制模块(5)；功耗状态控制模块(1)用于接收处理器的指令，并根据接收到的指令将睡眠管理指令输出至睡眠控制模块(3)，将时钟管理指令输出至时钟控制模块(4)，将存储器管理指令输出至存储器控制模块(5)；睡眠控制模块(3)用于根据睡眠管理指令控制数字基带处理模块(2)进入睡眠状态或唤醒状态；时钟控制模块(4)用于根据时钟管理指令控制数字基带处理模块(2)的时钟开关；存储器控制模块(5)用于根据存储器管理指令控制数字基带处理模块(2)的存储器开关；数字基带处理模块(2)用于在睡眠控制模块(3)的控制下进入睡眠状态或唤醒状态；还用于在时钟控制模块(4)的控制下打开或关闭时钟；还用于在存储器控制模块(5)的控制下打开或关闭存储器；还用于接收处理器的复位启动中止控制，在复位启动中止控制的作用下进行复位；并输出当前状态信息给处理器；还用于将外部接收到的采样信号进行解调译码得到译码数据并输出；还用于将输入的数据比特编码调制成形得到成形数据并输出。