[发明专利]用于稳健的锁相环设计的方法

摘要

公开了能够改善数字锁相环(PLL)电路的稳健性的系统、方法和装置(100)。一种由时钟生成设备执行的方法，包括：生成多个经相移信号，该多个经相移信号中的每一者相对于基础时钟信号(202)具有相位偏移，该基础时钟信号(202)在该多个经相移信号内是唯一的，将第一经相移信号选为输出信号(222)，当第二经相移信号与第一信号相比具有与参考信号(204)更近的相位关系时，生成指示该第二信号的第一相位控制字(312)，在第一信号和第二信号中的任一者处于第一信令状态中时抑制将第二信号选为输出信号(222)，以及当第一信号和第二信号处于第二信令状态中时将第二信号选为输出信号(222)。

主权项

1.一种时钟生成方法，包括：生成多个经相移信号，所述多个经相移信号中的每一者相对于基础时钟信号具有相位偏移，所述基础时钟信号在所述多个经相移信号内是唯一的；选择所述多个经相移信号中的第一信号作为输出信号；当所述多个经相移信号中的第二信号与所述第一信号相比具有与参考信号更近的相位关系时，生成指示所述第二信号的第一相位控制字；在所述第一信号和所述第二信号中的任一者处于第一信令状态中时抑制将所述第二信号选为输出信号；以及当所述第一信号和所述第二信号处于第二信令状态中时将所述第二信号选为输出信号。