[发明专利]三维垂直NOR闪速薄膜晶体管串

摘要

存储器结构包括(a)形成在半导体衬底上方的多晶硅的有源列，每个有源列从衬底垂直地延伸并且包括第一重掺杂区域、第二重掺杂区域和一个或多个轻掺杂区域，一个或多个轻掺杂区域中的每一个相邻于第一重掺杂区域和第二重掺杂区域两者，其中有源列布置于在平行于半导体衬底的平坦的表面的第二方向和第三方向上延伸的二维阵列中；(b)在每个有源列的一个或多个表面之上提供的电荷俘获材料；以及(c)各自在长度上沿着第三方向延伸的导体。有源列、电荷俘获材料和导体一起形成多个薄膜晶体管，每个薄膜晶体管由导体中的一个、有源列的轻掺杂区域的部分、轻掺杂区域的部分和导体之间的电荷俘获材料、以及第一重掺杂区域和第二重掺杂区域形成。将与每个有源列相关联的薄膜晶体管组织到一个或多个垂直NOR串中。

主权项

1.一种存储器结构，包括：非易失性储存晶体管，其具有栅极端子、第一漏极端子或第一源极端子、以及第二漏极端子或者第二源极端子，所述储存晶体管具有表示在其中储存的数据的可变阈值电压；字线，其连接到所述栅极端子，以在读取操作期间提供控制电压；位线，其将所述第一漏极端子或所述第一源极端子连接到数据检测电路；以及源极线，其连接到所述第二漏极端子或所述第二源极端子，以提供在所述读取操作期间足够至少维持所述第二漏极端子或者所述第二源极端子与所述栅极端子之间的预定电压差的电容。