[发明专利]具有时间交织（TI）或两步逐次逼近寄存器（SAR）量化器的Δ-Σ模数转换器（ADC）

摘要

本公开的某些方面提供了使用时间交织(TI)逐次逼近寄存器(SAR)模数转换器(ADC)的Δ‑Σ调制器(DSM)。例如，两个SAR ADC可以被配置为交替地采样和处理输入信号，并且使用额外回路延迟(ELD)针对DSM提供反馈信号。在其他方面，DSM可以使用两步SAR量化器来实现。例如，第一SAR ADC可以采样输入信号以生成DSM的输出的最高有效位(MSB)部分，而第二SAR ADC随后可以采样来自第一SAR ADC转换的残余并且生成DSM的输出的最低有效位(LSB)部分。利用这些技术，可以在高精度Δ‑ΣADC中获得更高的带宽，而无需使用增加的采样速率。

主权项

一种Δ‑Σ调制器，包括：具有节点的回路；第一逐次逼近寄存器(SAR)模数转换器(ADC)，被选择性地包含到所述回路中；以及第二SAR ADC，被选择性地包含到所述回路中，所述第一SAR ADC和所述第二SAR ADC被配置为交替地对所述节点进行采样。