[发明专利]SRAM多单元操作有效
| 申请号： | 201680002427.2 | 申请日： | 2016-05-05 |
| 公开（公告）号： | CN106796811B | 公开（公告）日： | 2019-07-30 |
| 发明（设计）人： | A·阿克里博 | 申请（专利权）人： | GSI科技公司 |
| 主分类号： | G11C7/00 | 分类号： | G11C7/00;G11C8/16;G11C11/412;G11C11/419 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 孟杰雄;王英 |
| 地址： | 美国加*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种多存储器单元操作器，包括：非破坏性存储器阵列、激活单元和多列解码器。所述非破坏性存储器阵列每列具有第一位线和第二位线。所述激活单元同时激活所述存储器阵列的列中的至少两个单元，从而在所述第一位线上生成所述至少两个单元的数据和互补数据的多个布尔函数输出，并在所述第二位线上生成所述数据和所述互补数据的不同的多个布尔函数输出。所述多列解码器至少激活多个选定列的所述第一位线和所述第二位线以用于读取或写入。所述多列解码器还包括写入单元，所述写入单元用于将所述选定列的所述第一位线、所述第二位线或所述第一位线与所述第二位线两者的输出写入到所述存储器阵列中。 | ||
| 搜索关键词： | sram 单元 操作 | ||
【主权项】：
1.一种多存储器单元操作器，包括：存储数据的非破坏性存储器阵列，所述存储器阵列每列具有第一位线和第二位线；激活单元，其用于同时激活所述存储器阵列的列中的至少两个存储单元，从而在所述第一位线上生成所述至少两个存储单元的所述数据和互补数据的多个布尔函数输出，并在所述第二位线上生成所述数据和所述互补数据的不同的多个布尔函数输出；以及多列解码器，其至少用于激活多个选定列的所述第一位线和所述第二位线以用于读取或写入。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于GSI科技公司，未经GSI科技公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201680002427.2/，转载请声明来源钻瓜专利网。
