[实用新型]一种6收3发ARINC‑429总线接收、发送板

摘要

本实用新型属于测试设备板卡研制技术领域，涉及一种6收3发ARINC‑429总线接收、发送板。包括一块电路板和安装在该电路板上的嵌入式16‑BIT CPU(MSP430F149)[1]、3片双向数据缓存器(74HC245)[2]、3片ARINC 429收/发器(DEI 1016)[3]、3片429发送器(BD429)[4]、JTAG‑1接口[5]、硬件看门狗电路[6]、双向数据缓存器[7]、双口RAM‑数据存储器(IDT7133SA55J68)[8]、双向数据缓存器(74HC245)[9]、FPGA地址译码器(EPM7032SLC44)[10]、JTAG‑2接口[11]。本实用新型能通过嵌入式CPU(MSP430F149)[1]和工控机[12]控制，实现了ARINC‑429总线的6路接收和3路发送。

主权项

一种6收3发ARINC‑429总线接收、发送板，包括工控机[12]，其特征在于，还包括一块电路板和安装在该电路板上的嵌入式16‑BIT CPU[1]、3片双向数据缓存器[2]、3片ARINC 429收/发器[3]、3片429发送器[4]、JTAG‑1接口[5]、硬件看门狗电路[6]、双向数据缓存器[7]、双口RAM‑数据存储器[8]、双向数据缓存器[9]、FPGA地址译码器[10]、JTAG‑2接口[11]；双向数据缓存器[9]的输入/出端通过ISA总线与工控机[12]连接，实现工控机[12]与双口RAM‑数据存储器[8]的数据交换；JTAG‑1接口[5]的输入/出端通过电缆与工控机[12]的并行口连接，实现在工控机[12]上对嵌入式16‑BIT CPU[1]的程序下载；JTAG‑2接口[11]的输入/出端通过电缆与工控机[12]的并行口连接，实现在工控机[12]上对FPGA地址译码器[10]的程序下载；FPGA地址译码器[10]通过ISA总线与工控机[12]连接，实现工控机[12]的地址译码；双口RAM‑数据存储器[8]实现工控机[12]和嵌入式16‑BIT CPU[1]的数据通信；嵌入式16‑BIT CPU[1]通过3片ARINC 429收/发器[3]实现ARINC 429的接收/发送；ARINC3片429发送器[4]实现发送数据的驱动；嵌入式16‑BIT CPU[1]不仅实现数据的接收，并把接收的数据，放到双口RAM‑数据存储器[8]中，嵌入式16‑BIT CPU[1]还要通过双向数据缓存器[7]从双口RAM‑数据存储器[8]读取数据，通过3片双向双向数据缓存器[2]，将读取的数据发送到3片ARINC 429收/发器[3]上，通过ARINC3片429发送器[4]实现发送数据的驱动，将数据发送出去；硬件看门狗电路[6]实现嵌入式16‑BIT[1]的死机后自动复位，双口RAM‑数据存储器[8]，将工控机[12]和嵌入式16‑BIT CPU[1]有机的连接在一起，它既存储来自工控机[12]的待发送数据，将这些数据通过嵌入式16‑BIT CPU[1]、3片ARINC 429收/发器[3]、3片429发送器[4]发送出去；双口RAM‑数据存储器[8]也通过嵌入式16‑BIT CPU[1]接收来自3片ARINC 429收/发器[3]收到的数据。