[实用新型]一种抗静电干扰的LVDS电路系统

摘要

本实用新型公开了抗静电干扰的LVDS电路系统，包括驱动器、接收器、控制器、异或门芯片和两个比较器；驱动器和接收器信号传输连接，两个比较器中一者的正极与驱动器的正信号输出端连接，另一者的正极与驱动器的负信号输出端连接，两者的负极均与基准电压连接，基准电压为驱动器的正信号输出端和负信号输出端两者输出电压之和的平均值；异或门芯片的两个信号输入端中一者与一比较器的信号输出端连接，另一者与另一比较器的信号输出端连接；异或门芯片输出高电平信号，控制器控制接收器接受当前信号；异或门芯片输出低电平信号，控制器控制接收器丢弃当前信号。这种LVDS电路系统从根本上消除了静电干扰导致的图像异常问题，使其具备极好地抗静电能力。

主权项

一种抗静电干扰的LVDS电路系统，其特征在于，包括驱动器和接收器，所述驱动器的正信号输出端和所述接收器的正信号输入端连接，所述驱动器的负信号输出端和所述接收器的负信号输入端连接；还包括：两个比较器，一者的正极与所述驱动器的正信号输出端连接，另一者的正极与所述驱动器的负信号输出端连接，两者的负极均与基准电压连接，所述基准电压为所述驱动器的正信号输出端和负信号输出端两者输出电压之和的平均值；异或门芯片，包括两个信号输入端，两个所述信号输入端中一者与一所述比较器的信号输出端连接，另一者与另一所述比较器的信号输出端连接；控制器，根据所述异或门芯片的输出信号控制所述接收器接受或丢弃所述驱动器传输的当前信号；所述异或门芯片输出高电平信号，所述控制器控制所述接收器接受当前信号；所述异或门芯片输出低电平信号，所述控制器控制所述接收器丢弃当前信号。