[实用新型]一种基于接口总线分离的高速加密模组有效
| 申请号： | 201620557316.5 | 申请日： | 2016-06-10 |
| 公开（公告）号： | CN206364834U | 公开（公告）日： | 2017-07-28 |
| 发明（设计）人： | 朱云;李元骅;张晓囡 | 申请（专利权）人： | 北京数盾信息科技有限公司 |
| 主分类号： | H04L29/06 | 分类号： | H04L29/06;H04L29/08 |
| 代理公司： | 北京金智普华知识产权代理有限公司11401 | 代理人： | 皋吉甫 |
| 地址： | 100083 北京市海淀区丰*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型提供一种基于接口总线分离的高速加密模组，所述高速加密模组包括第一处理通道、第二处理通道和共用模块，所述第一管理通道和第二管理通道均设有独立的业务接口、管理接口和认证接口，所述共用模块分别连接第一管理通道和第二管理通道，本通过采用高性能器件，实现了高性能加密模组可支持40Gbps业务数据的加解密；一种创新的加密模组架构业务数据接口总线，业务管理接口总线和配置接口总线分离的加密模组，功能划分清晰，业务处理性能优越；一种高安全扩展密码芯片通过采用国产SIP封装后的可扩展模块，可为用户提供扩展的定制化功能。 | ||
| 搜索关键词： | 一种 基于 接口 总线 分离 高速 加密 模组 | ||
【主权项】：
一种基于接口总线分离的高速加密模组，其特征在于，所述加密模组包括第一处理通道、第二处理通道和共用组件，所述共用组件同时连接第一处理通道和第二处理通道,所述第一处理通道和第二处理通道均由数据处理元件、以太网PHY、数据缓存SRAM、安全芯片和扩展组件组成；共用组件由CPLD、微控制器ARM和FLASH存储器组成。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京数盾信息科技有限公司，未经北京数盾信息科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201620557316.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种基于GDOI协议下大规模网络密钥管理系统
- 下一篇：分离式防尘帽
