[实用新型]一种基于接口总线分离的高速加密模组

权利要求书

1.一种基于接口总线分离的高速加密模组，其特征在于，所述加密模组包括第一处理通道、第二处理通道和共用组件，所述共用组件同时连接第一处理通道和第二处理通道,所述第一处理通道和第二处理通道均由数据处理元件、以太网PHY、数据缓存SRAM、安全芯片和扩展组件组成；共用组件由CPLD、微控制器ARM和FLASH存储器组成。

2.根据权利要求1所述的加密模组，其特征在于，所述共用组件包括控制中心元件、编辑集成单元(1)、闪存元件(2)和配置接口，所述控制中心元件、编辑集成单元(1)、闪存元件(2)和配置接口依次连接，所述控制中心元件、编辑集成单元(1)、闪存元件(2)均与所述第一处理通道、第二处理通道连接。

3.根据权利要求1所述的加密模组，其特征在于，所述第一处理通道包括第一业务接口、第一管理接口和第一认证接口，所述第二处理通道包括第二业务接口、第二管理接口和第二认证接口，所述第一业务接口、第一管理接口、第一认证接口、第二业务接口、第二管理接口和第二认证接口均与所述共用组件连接。

4.根据权利要求1所述的加密模组，其特征在于，所述第一处理通道和第二处理通道均还包括数据处理元件、数据缓存元件、验证元件、微控制元件和扩展元件。

5.根据权利要求4所述的加密模组，其特征在于，所述数据处理元件分别连接编辑集成单元(1)、控制中心元件、数据缓存元件、扩展元件、用户信息输入接口和微控制元件，所述验证元件连接控制中心元件，所述微控制元件连接管理用户信息输入接口和数据处理元件。

6.根据权利要求2所述的加密模组，其特征在于，所述控制中心元件为微控制器ARM，所述编辑集成单元(1)为CPLD，所述闪存元件(2)为FLASH 128Mb存储器。

7.根据权利要求4所述的加密模组，其特征在于，所述数据处理元件为DPU，所述数据缓存元件为1MBSRAM数据缓存，所述验证元件为安全芯片SSX1408、所述微控制元件为以太网PHY，所述扩展元件连接用户自定义加密设备。