[实用新型]基于FPGA实现的万兆网TCP协议卸载引擎TOE的系统有效
| 申请号： | 201620032397.7 | 申请日： | 2016-01-13 |
| 公开（公告）号： | CN205283599U | 公开（公告）日： | 2016-06-01 |
| 发明（设计）人： | 刘峰;李峰 | 申请（专利权）人： | 成都市智讯联创科技有限责任公司 |
| 主分类号： | H04L29/06 | 分类号： | H04L29/06 |
| 代理公司： | 成都顶峰专利事务所(普通合伙) 51224 | 代理人： | 赵正寅 |
| 地址： | 610000 四川省成都市武侯*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种基于FPGA实现的万兆网TCP协议卸载引擎TOE的系统。本实用新型包括用于实现TCP/IP协议栈及万兆网MAC层的FPGA，与FPGA相连的万兆网PHY芯片，与FPGA相连并用于充当万兆网传输介质的10G光收发模块，以及与FPGA相连用于数据缓存的DDR外部存储器。本实用新型创新性地采用FPGA实现TCP/IP协议栈，通过硬件的方式来替代了传统处理器加操作系统实现的软TCP/IP协议栈。本实用新型既有效提高了TCP/IP协议栈的处理速度，又实现了万兆网络传输的平稳均衡性，最主要实现了计算机应用与网络协议的分离。 | ||
| 搜索关键词： | 基于 fpga 实现 万兆网 tcp 协议 卸载 引擎 toe 系统 | ||
【主权项】：
一种基于FPGA实现的万兆网TCP协议卸载引擎TOE的系统，其特征在于，包括用于实现TCP/IP协议栈及万兆网MAC层的FPGA，与FPGA相连的万兆网PHY芯片，与FPGA相连并用于充当万兆网传输介质的10G光收发模块，以及与FPGA相连用于数据缓存的DDR外部存储器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都市智讯联创科技有限责任公司，未经成都市智讯联创科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201620032397.7/，转载请声明来源钻瓜专利网。
- 上一篇：通讯设备前盖
- 下一篇：一种易于清洁的路由器
