[发明专利]一种用于32天线多模射频一致性测试的FPGA+DSP硬件架构

摘要

本发明公开了一种用于32天线多模射频一致性测试的FPGA+DSP硬件架构，具体涉及移动通信标准测试技术领域。该用于32天线多模射频一致性测试的FPGA+DSP硬件架构，包括独立32路射频发射通道和独立32路射频接收通道、全数字集成64路中频模块、并行32天线基带处理模块、物理层模块、高层协议栈处理模块和64路高纯合成本振模块；其中独立32路射频发射通道和独立32路射频接收通道共同实现高频段的射频信号与低频段中频输入信号和射频IQ直接调制与中频模块输出信号间的相互转换。

主权项

1.一种用于32天线多模射频一致性测试的FPGA+DSP硬件架构，其特征在于，包括独立32路射频发射通道、独立32路射频接收通道、全数字集成64路中频模块、并行32天线基带处理模块、物理层模块、高层协议栈模块和独立64路高纯合成本振模块，独立64路高纯合成本振模块为独立32路射频发射通道和独立32路射频接收通道提供本振信号；独立32路射频发射通道和独立32路射频接收通道共同实现高频段的射频信号与低频段中频输入信号和射频IQ直接与调制中频模块输出信号间的相互转换；全数字集成64路中频模块包括8片FPAG，上述独立32路射频发射通道和独立32路射频接收通道，以每4路射频发射和4路射频接收为一组数据收发处理通道连接至1片FPGA，由8片FPGA构成全数字并行中频处理，其中接收部分为数据接收预处理，发送部分为数据发送后处理；并行32天线基带处理模块通过高速串行接口采用点对点SRIO协议把8片FPGA构成的全数字集成64路中频模块与8片DSP构成的物理层硬件处理模块进行互联，同时8片DSP作为外设通过总线与1片CPU构成的高层协议栈模块进行互联；物理层模块是基于DSP实现多模基带信号的物理层调制/解调、编码/解码并行32天线信息处理；高层协议栈模块是基于CPU实现多模基带信号的高层协议栈的成员载波调度、无线资源管理多模协议处理。