[发明专利]一种FPGA芯片中查找表的检测电路及检测方法有效
| 申请号： | 201611124333.0 | 申请日： | 2016-12-08 |
| 公开（公告）号： | CN107064783B | 公开（公告）日： | 2019-10-29 |
| 发明（设计）人： | 王贺;张大宇;张松;宁永成;蒋承志;杨彦朝;杨发明;庄仲 | 申请（专利权）人： | 中国空间技术研究院 |
| 主分类号： | G01R31/3185 | 分类号： | G01R31/3185 |
| 代理公司： | 北京路浩知识产权代理有限公司 11002 | 代理人： | 王庆龙 |
| 地址： | 100094 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种FPGA芯片中查找表的检测电路及检测方法，所述FPGA芯片包括N个可配置逻辑块，每个所述可配置逻辑块包含两个切片，两个切片中均具有M个查找表，其中一个切片为被测电路，另一个切片为检测电路，所述检测电路包括：控制信号电路，发送控制信号；多个选择器，接收所述控制信号，连接被测电路中平级的查找表，或者连接SR_IN端口或上一级的触发器；时钟信号电路，发送时钟信号；以及多个所述触发器，接收所述时钟信号，所述触发器与检测电路中平级的选择器连接，且最下级的触发器与SR_OUT端口连接。本发明具有运行速度快、时序收敛、测试结果稳定可靠等优点。 | ||
| 搜索关键词： | 检测电路 查找表 触发器 切片 可配置逻辑块 被测电路 选择器 控制信号电路 时钟信号电路 端口连接 发送控制 发送时钟 控制信号 时序收敛 时钟信号 检测 下级 | ||
【主权项】：
1.一种FPGA芯片中查找表的检测电路，其特征在于，所述FPGA芯片包括N个可配置逻辑块，每个所述可配置逻辑块包含两个切片，两个切片中均具有M个查找表，其中一个切片为被测电路，与LUT_IN端口连接，另一个切片为检测电路，所述检测电路包括：控制信号电路，发送控制信号；多个选择器，接收所述控制信号，所述选择器与被测电路中的查找表的个数对应，所述选择器基于所述控制信号，连接被测电路中平级的查找表，或者连接SR_IN端口或上一级的触发器；时钟信号电路，发送时钟信号；以及多个所述触发器，接收所述时钟信号，所述触发器与被测电路中的查找表的个数对应，所述触发器与检测电路中平级的选择器连接，且最下级的触发器与SR_OUT端口连接；其中，所述LUT_IN端口用于向查找表输入测试地址；SR_IN端口用于接收最上级选择器接收到的第一控制信号或上一级可配置逻辑块的SR_OUT端口输出的响应信号；SR_OUT端口用于输出同级可配置逻辑块的SR_IN端口输入信号的响应信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国空间技术研究院，未经中国空间技术研究院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611124333.0/，转载请声明来源钻瓜专利网。
