[发明专利]一种松耦合结构的并行多核全系统模拟器

摘要

本发明属于计算机技术领域，具体为一种松耦合结构的并行多核全系统模拟器。本发明主要由功能模拟模块、时序模拟模块、通用接口模块以及差异检测和调节模块构成。本发明在功能模拟和时序模拟模块之间采用松耦合的结构，减少两者之间的交互，增加了系统并行执行的力度，提高了模拟的性能，还使得模拟器容易根据需求扩展，即具有优秀的可扩展性和较高的模拟性能；本发明还通过设计错误路径模块、共享内存访问检测和修正模块、异常和中断处理模块和共享页表访问的检测和修正模块，从而保证模拟器模拟结果的精确性。本发明可用来分析和评估多核处理器的运行行为和时序信息。

主权项

一种并行多核处理器的全系统模拟器，其特征在于，框架结构分为4个主要部分：功能模拟模块、时序模拟模块、通用接口模块、差异检测和调节模块；其中：所述功能模拟模块，用于实现特定的功能模拟模型，负责执行指令和收集应用程序和操作系统的执行信息，并将指令分解成时序模拟所需的体系结构无关的指令流和数据流信息，写入到功能模拟模块和时序模拟模块中间的通用接口，从而传送给时序模拟模块；所述时序模拟模块，用于实现特定的时序模拟模型，负责从通用接口中取得指令的接口信息，对指令进行时序模拟，并更新体系结构的状态信息；所述通用接口模块，该模块里面包含一个指令缓冲区和一个内存访问表（MAT）结构；指令缓冲区主要用于存放功能模拟模型传递的指令流信息，MAT则主要用于存储内存访问的数据流信息；所述差异检测和调节模块，主要负责比较功能模拟和时序模拟行为的不一致性，并根据不一致的原因分别调用相应的处理模块进行调节。