[发明专利]一种改善P型NVM存储器NBTI效应的差分架构存储单元

摘要

本发明是一种改善P型NVM存储器NBTI效应的差分架构存储单元，该存储单元由P型NVM存储单元及NBTI恢复电路组成，所述P型NVM存储单元为浮栅型架构或者为基于标准CMOS工艺的逻辑结构NVM存储单元。本发明在传统P型NVM存储单元的基础上，采用差分架构，保证输入差分放大器的位线信号的匹配性，增加了存储单元的可靠性和稳定性，同时增加了恢复电路来降低P型NVM在高压工作之后的NBTI效应影响，可以有效地降低电路功耗，提高存储器整体的稳定性。所述存储单元稳定性得到明显改进，具有很重要的研究意义和广阔的市场前景。

主权项

1.一种改善P型NVM存储器NBTI效应的差分架构存储单元，其特征在于，包括一对差分架构P型NVM存储单元、以及NBTI恢复电路，其中：所述差分架构P型NVM存储单元包括两个P型NVM存储单元，每一个P型NVM存储单元具有一个P型选择晶体管以及一个存储模块；两个P型选择晶体管分别为第一PMOS管（M1）和第二PMOS管（M4），两个存储模块分别为第一MOS管（M2）和第二MOS管（M5），所述第一PMOS管（M1）和第二PMOS管（M4）的栅极通过字线连接选通电压Vsel，第一PMOS管（M1）和第二PMOS管（M4）的源极通过源线（SL）连接一恒定电流源模块；第一MOS管（M2）和第二MOS管（M5）的字线方向分别连接栅极控制信号CG1和CG2，第一MOS管（M2）和第二MOS管（M5）的源极分别连接第一PMOS管（M1）和第二PMOS管（M4）的漏极，第一MOS管（M2）和第二MOS管（M5）的漏极连接输出差分放大模块；所述NBTI恢复电路由第三PMOS管（MM1）、第一NMOS管（MM0）、以及反向器（IV0）组成；所述第一NMOS管（MM0）的源极和衬底接地电压端GND，栅极连接使能信号端EN，漏极连接源线（SL）；所述第三PMOS管（MM1）的源极和衬底接电源端VDD，栅极连接控制信号端ENB，漏极连接选通电压Vsel；所述反向器（IV0）的输入端连接使能信号端EN，输出端连接控制信号端ENB。