[发明专利]XTS‑AES加密电路、解密电路及其方法在审
| 申请号： | 201610867007.2 | 申请日： | 2016-09-29 |
| 公开（公告）号： | CN107888373A | 公开（公告）日： | 2018-04-06 |
| 发明（设计）人： | 伍德斌 | 申请（专利权）人： | 北京忆芯科技有限公司 |
| 主分类号： | H04L9/06 | 分类号： | H04L9/06 |
| 代理公司： | 北京卓特专利代理事务所(普通合伙)11572 | 代理人： | 张会会 |
| 地址： | 100089 北京市海淀*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种XTS‑AES加密电路、解密电路及其方法，涉及信息安全领域，解决了现有数据单元在流水线结构中进行密文窃取运算时，无法进行线速运算、设计复杂难度高的技术问题。数据单元包括m+1个数据块P0～Pm，m为正整数，其中，第1～m个数据块P0～Pm‑1均具有预设字节数，第m+1个数据块Pm的字节数小于或者等于预设字节数其中，XTS‑AES加密电路包括第一加密单元(AES0)、模乘单元、异或单元、第二加密单元(AES1)、第三加密单元(AES2)与缓存与调整单元。本申请应用于数据单元的加密/解密传输。 | ||
| 搜索关键词： | xts aes 加密 电路 解密 及其 方法 | ||
【主权项】：
一种XTS‑AES数据单元加密电路，其特征在于，数据单元包括m+1个数据块P0～Pm，m为正整数，其中，第1～m个数据块P0～Pm‑1均具有预设字节数，第m+1个数据块Pm的字节数小于或者等于预设字节数；所述XTS‑AES数据单元加密电路包括：第一加密单元(AES0)、模乘单元、异或单元、第二加密单元(AES1)、第三加密单元(AES2)与缓存与调整单元，其中，第一加密单元用于对数据单元的调整值进行加密并输出给模乘单元；模乘单元对第一加密单元的输出或模乘单元的前一运算结果进行模乘运算，并缓存运算结果；异或单元包括第一异或单元、第二异或单元和第三异或单元，其中，第一异或单元用于对模乘单元的输出与数据单元的数据块之一做异或，第一异或单元的输出耦合到第二加密单元(AES1)的输入；第二异或单元用于对第二加密单元(AES1)的输出与模乘单元的输出做异或，第二异或单元的输出耦合到第三加密单元(AES2)；第三异或单元用于对第三加密单元(AES2)的输出与模乘单元的输出做异或；缓存与调整单元用于对第二加密单元(AES1)的输出与模乘单元的输出的异或结果进行缓存，缓存与调整单元还用于拼接数据单元的数据块Pm与缓存的数据块，缓存与调整单元的输出耦合到第三加密单元(AES2)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京忆芯科技有限公司，未经北京忆芯科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610867007.2/，转载请声明来源钻瓜专利网。
