[发明专利]一种多模块多通道采集同步系统及工作方法有效
申请号: | 201610861347.4 | 申请日: | 2016-09-29 |
公开(公告)号: | CN106406174B | 公开(公告)日: | 2018-07-24 |
发明(设计)人: | 彭祖国;张伟;邸晓晓;谭新宇;程鹏;卢圆圆;张航;朱波 | 申请(专利权)人: | 中国电子科技集团公司第二十九研究所 |
主分类号: | G05B19/042 | 分类号: | G05B19/042 |
代理公司: | 成都九鼎天元知识产权代理有限公司 51214 | 代理人: | 项霞 |
地址: | 610036 四川*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种多模块多通道采集系统同步方法及工作方法。所述系统包括秒脉冲信号生成单元、至少两个内部设置有输入输出延迟单元IODELAY的FPGA、若干分别与各个FPGA对应连接的AD芯片。其中一个FPGA接收秒脉冲信号,并将输入的秒脉冲信号同步到与该FPGA相连接的AD芯片的采集时钟,母板将同步后时钟信号与秒脉冲信号传输到各个FPGA上,各个FPGA同时使用采集时钟采样经过输入输出延迟单元IODELAY后的同源秒脉冲信号,根据秒脉冲的到达来实现不同FPGA之间的同步。本发明通过硬同步来进行同步采样,对秒脉冲信号进行同步处理后便可保证秒脉冲后各FPGA采到的数据流是同步的,各通道采样数据相互间的相位关系不随时间变化,从而实现同步采样的功能。 | ||
搜索关键词: | 一种 模块 通道 采集 同步 系统 工作 方法 | ||
【主权项】:
1.一种多模块多通道同步采集系统,其特征在于:包括秒脉冲信号生成单元、至少两个内部设置有输入输出延迟单元IODELAY的 FPGA、若干分别与各个FPGA对应连接的AD芯片、以及与所有FPGA相连的母板;所述秒脉冲信号生成单元与其中一个FPGA连接,其用于生成秒脉冲信号,并将所述秒脉冲信号传输到与其连接的FPGA中,该FPGA将输入的秒脉冲信号同步到与其连接的AD芯片的采集时钟,该FPGA还将同步后的秒脉冲信号和采集时钟信号发送到母板,由母板将秒脉冲信号和采集时钟信号发送到各个FPGA;各个FPGA基于母板发送的采集时钟信号采样AD芯片传过来的数据、预先固定输入输出延迟单元IODELAY的延时值,并采集输入输出延迟单元IODELAY输出的秒脉冲信号,各个FPGA在秒脉冲信号的作用下实现同步。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第二十九研究所,未经中国电子科技集团公司第二十九研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610861347.4/,转载请声明来源钻瓜专利网。
- 上一篇:具有功率放大电路的智能锅盖
- 下一篇:开门提醒方法及装置