[发明专利]移位寄存器及其驱动方法、栅极驱动电路

摘要

本发明实施例公开了一种移位寄存器及其驱动方法、栅极驱动电路。其中，所示移位寄存器包括：扫描信号输出单元、第一晶体管、复位单元、保持控制单元、第一保持单元、第二保持单元和漏电流抑制单元，第一晶体管用于控制第一控制节点的电位以驱动所述扫描信号输出单元输出扫描信号，复位单元用于控制第一控制节点的电位以关闭所述扫描信号输出单元，保持控制单元用于控制第二控制节点的电位漏电流抑制单元与第一晶体管的至少一个电极电连接，用于抑制所述第一晶体管在扫描信号输出阶段之后工作时间段内的漏电流。本发明实施提供的技术方案，可以抑制第一晶体管的漏电流，提高移位寄存器电路的工作稳定性。

主权项

1.一种移位寄存器，其特征在于，包括：扫描信号输出单元，其控制端与第一控制节点电连接，输入端与扫描信号输入线电连接，输出端与移位寄存器的输出端电连接，第一晶体管，其栅极与前N级移位寄存器的输出端电连接，第一极与第一电平信号线电连接，第二极与所述第一控制节点电连接，用于控制所述第一控制节点的电位以驱动所述扫描信号输出单元输出扫描信号，N为正整数；复位单元，其控制端与后M级移位寄存器的输出端电连接，输入端与第二电平信号线电连接，输出端与所述第一控制节点电连接，用于控制所述第一控制节点的电位以关闭所述扫描信号输出单元，M为正整数；保持控制单元，其控制端与所述第一控制节点电连接，第一输入端与第三电平信号线电连接，第二输入端与第一时钟信号线电连接，输出端与第二控制节点电连接，用于控制所述第二控制节点的电位；第一保持单元，其控制端与所述第二控制节点电连接，输入端与第四电平信号线电连接，输出端与所述第一控制节点电连接；第二保持单元，其第一控制端与所述第二控制节点电连接，第二控制端与第二时钟信号线电连接，输入端与第五电平信号线电连接，输出端与所述移位寄存器的输出端电连接；漏电流抑制单元，与所述第一晶体管的至少一个电极电连接，用于抑制所述第一晶体管在扫描信号输出阶段之后的工作时间段内的漏电流；其中，所述扫描信号输出单元包括第二晶体管，其栅极与第一控制节点电连接，第一极与扫描信号输入线电连接，第二极与移位寄存器的输出端电连接，所述复位单元包括第三晶体管，其栅极与后M级移位寄存器的输出端电连接，第一极与第二电平信号线电连接，第二极与所述第一控制节点电连接；所述保持控制单元包括第一电容和第四晶体管，其中，第一电容的第一极与所述第一时钟信号线电连接，第二极与所述第二控制节点电连接，所述第四晶体管的栅极与所述第一控制节点电连接，第一极与所述第三电平信号线电连接，第二极与所述第二控制节点电连接；所述第一保持单元包括第五晶体管，其栅极与所述第二控制节点电连接，第一极与所述第四电平信号线电连接，第二极与所述第一控制节点电连接；第二保持单元包括第六晶体管和第七晶体管，其中所述第六晶体管的栅极与所述第二控制节点电连接，第一极与所述第五电平信号线电连接，第二极与所述移位寄存器的输出端电连接；所述第七晶体管的栅极与所述第二时钟信号线电连接，第一极与所述第五电平信号线电连接，第二极与所述移位寄存器的输出端电连接；所述漏电流抑制单元包括第十晶体管、第十一晶体管、第十二晶体管和第四电容；所述第十晶体管的栅极与所述第二时钟信号线电连接，第一极与第八电平信号线电连接，第二极与所述第一晶体管的第一极电连接；所述第十一晶体管的栅极与所述第二控制节点电连接，第一极与第九电平信号线电连接，第二极与所述第一晶体管的第一极电连接；所述第十二晶体管的栅极与所述前N级移位寄存器的输出端电连接，第一极与所述第一电平信号线电连接，第二极与所述第一晶体管的第一极电连接；所述第四电容的第一极与所述前N级移位寄存器的输出端电连接，第二极与所述第一晶体管的第一极电连接。