[发明专利]时序电路及其操作方法有效
申请号: | 201610809106.5 | 申请日: | 2016-09-07 |
公开(公告)号: | CN106505994B | 公开(公告)日: | 2020-08-07 |
发明(设计)人: | 黄铉澈;金珉修 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H03K19/0944 | 分类号: | H03K19/0944 |
代理公司: | 北京铭硕知识产权代理有限公司 11286 | 代理人: | 王兆赓;张川绪 |
地址: | 韩国京畿*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 公开一种时序电路及其操作方法。在时序电路中,第一级被配置为响应于时钟对第一节点的电压进行充电,并且响应于时钟、第二节点的电压和数据对第一节点的电压进行放电;第二级被配置为响应于时钟对第二节点的电压进行充电,并且响应于时钟和逻辑信号对第二节点的电压进行放电;组合逻辑被配置为基于第一节点的电压、第二节点的电压和数据来生成逻辑信号;以及锁存电路被配置为响应于时钟来锁存第二节点的电压。 | ||
搜索关键词: | 时序电路 及其 操作方法 | ||
【主权项】:
一种时序电路,包括:第一级,被配置为响应于时钟对第一节点的电压进行充电,并且响应于时钟、第二节点的电压和数据对第一节点的电压进行放电;第二级,被配置为响应于时钟对第二节点的电压进行充电,并且响应于时钟和逻辑信号对第二节点的电压进行放电;组合逻辑,被配置为使用第一节点的电压、第二节点的电压和数据来生成逻辑信号;以及锁存电路,被配置为响应于时钟来锁存第二节点的电压,其中,组合逻辑生成逻辑信号,使得当第一节点的电压被放电时,第二节点的电压不被放电,或者使得当第二节点的电压被放电时,第一节点的电压不被放电。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610809106.5/,转载请声明来源钻瓜专利网。
- 上一篇:一种覆铜板外层铜箔减薄的加工方法
- 下一篇:一种超厚铜线路板的加工方法