[发明专利]一种基于flash编程干扰错误感知的LDPC译码优化方法

摘要

本发明公开了一种基于flash编程干扰错误感知的LDPC译码优化方法，随着NAND闪存存储密度的提升，每个单元存储较多的比特信息，单元之间的耦合干扰较强烈，造成严重的编程干扰错误，使得传统的BCH码不足以保证数据的可靠性，LDPC码具有优于BCH码的纠错性能而被应用于NAND闪存存储系统中。使用被优化的LDPC译码算法具有重要意义。现已观察，编程干扰错误具有数值相关性特征，当进行LDPC译码时，编程干扰错误的数值相关性特征能够被融入到LDPC译码过程，为比特判决提供一种额外的信息以此提高比特判决精度和译码收敛速度，从而降低LDPC译码延迟。

主权项

1.一种基于flash编程干扰错误感知的LDPC译码优化方法，其特征在于，包括以下步骤：(1)随机生成检验矩阵H，其元素为0或1，码率介于0.75至0.9之间，且不存在短环现象；其中检验矩阵的行数m是通过(SSD页面大小/(SSD页面大小+m))＝码率获得，检验矩阵的列数是SSD页面大小+m；(2)根据生成的检验矩阵H生成列向量码字使其满足其中列向量中的后m个记为冗余位，剩余的记为信息位；(3)根据生成的校验矩阵H和列向量构造对应的Tanner图，其体现了检验方程C₁,C₂,…,C_m与列向量之间的映射关系；(4)使用0和1对列向量中的元素V₁到V_n‑m进行随机赋值，并使用公式计算获得的列向量中的元素V_n‑m到V_n的值，从而生成多个列向量，并将这些生成的列向量包括依次以顺序写的方式存入SSD的页面中一直到页面存满为止；(5)将被写入到SSD的页面中的多个列向量依次读出进行纠错，其中记发生错误的列向量为该列向量为(6)获取列向量中每个元素的初始可靠性信息，并根据可靠性信息将每个元素转换为二进制，即将可靠性信息为负值的元素转换为1，将可靠性信息为正值的元素转换为0，从而获得新的列向量(7)将校验矩阵H和列向量相乘，并判断相乘后生成的每个检验方程是否均为零向量，如果是则将列向量输出给用户，过程结束，否则转入步骤(8)；(8)根据步骤(6)中获得的列向量中每个元素初始可靠性信息I_j，对每个码字比特进行初始化赋值为其中当进行译码第一次迭代时，获取的变量节点可靠性信息即为初始值I_j，V′ijk＝Ij(1≤i≤m,1≤j≤n,i∈R(j),j∈Q(i))其中i∈R(j)表示与变量节点Vj相连的所有检验节点Ci的集合，j∈Q(i)表示与检验节点Ci相连的所有变量节点Vj的集合；(9)设置计数器k＝1；(10)判断k是否小于预设最大迭代次数Tmax，如果是，则转入步骤(11)，如果否，则过程结束，将最终的码字向量输出，并向用户提示译码失败；(11)根据步骤(8)对初始变量节点赋值V′ijk＝Ij，并使用以下公式进行检验节点可靠性信息更新：其中为符号函数，Q(i)\j表示与检验节点Ci相连的所有比特节点中排除Vj的集合；(12)判断步骤(11)中检验节点更新是否结束，如果否，则返回步骤(11)，如果是，则进入步骤(13)；(13)根据步骤(12)中已经被更新的检验节点可靠性信息采用以下公式进行变量节点可靠性信息更新：其中Aj是由flash编程干扰错误的数值相关性提供的额外比特判决信息，被融入到变量节点可靠性信息更新过程，其中R(j)\i表示与Vj相连的所有检验节点中排除Ci的集合，变量节点的可靠性信息表示为：当该检验方程成立时与之相连的变量节点等于0或1的概率；(14)判断步骤(13)中的变量节点可靠性信息更新是否结束，如果否，则返回步骤(13)，如果是，则进入步骤(15)；(15)使用以下公式对检验节点进行译码判决：(16)根据步骤(15)译码判决的结果获得每个码字比特所对应的可靠性信息(17)对步骤(16)中获得的可靠性信息进行硬判决，即判断是否有V′jk≥0(1≤j≤n)，如果是则将0赋值给aj，然后转入步骤(18)，否则将1赋值给aj，然后转入步骤(18)；(18)根据步骤(17)中硬判决的结果获得被判决的码字向量(19)检验步骤(18)中生成的码字向量是否满足检验方程其中H为(1)中生成的检验矩阵，如果满足，则直接输出码字向量过程结束，如果不满足则将迭代次数k逐次加1，并返回步骤(10)继续迭代操作，直到满足为止。