[发明专利]2R1W存储器的数据处理方法及数据处理系统有效
申请号: | 201610606967.3 | 申请日: | 2016-07-28 |
公开(公告)号: | CN106250321B | 公开(公告)日: | 2019-03-01 |
发明(设计)人: | 许俊 | 申请(专利权)人: | 盛科网络(苏州)有限公司 |
主分类号: | G06F12/06 | 分类号: | G06F12/06 |
代理公司: | 苏州威世朋知识产权代理事务所(普通合伙) 32235 | 代理人: | 苏婷婷 |
地址: | 215021 江苏省苏州市*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供的一种2R1W存储器的数据处理方法及处理系统,所述方法包括:根据所述2R1W存储器的深度和宽度选择2n+1块具有相同深度及宽度的SRAM2P存储器构建2R1W存储器的硬件框架,其中,多个所述SRAM2P存储器中的一个为辅助存储器,其余均为主存储器;当数据写入2R1W存储器和/或从所述2R1W存储器读出时,根据数据的当前指针位置,关联主存储器以及辅助存储器中的数据,对其做异或运算,完成数据的写入和读出。本发明只需要额外1/2n的存储器面积就可以基于现有的SRAM单元构建2R1W存储器;同时,不需要复杂的控制逻辑,只需要简单的异或运算就可实现多个端口的操作;另外,也不需要额外的存储器块映射表和控制逻辑。 | ||
搜索关键词: | r1w 存储器 数据处理 方法 数据处理系统 | ||
【主权项】:
1.一种2R1W存储器的数据处理方法,其特征在于,所述方法包括:根据所述2R1W存储器的深度和宽度选择2n+1块具有相同深度及宽度的SRAM2P存储器构建2R1W存储器的硬件框架,n为正整数;每个SRAM2P存储器均具有M个指针地址,其中,多个所述SRAM2P存储器中的一个为辅助存储器,其余均为主存储器;当数据写入2R1W存储器和/或从所述2R1W存储器读出时,根据数据的当前指针位置,关联主存储器以及辅助存储器中的数据,对其做异或运算,完成数据的写入和读出;其中,“当数据写入2R1W存储器时,根据数据的当前指针位置,关联主存储器以及辅助存储器中的数据,对其做异或运算,完成数据的写入和读出”具体包括:获取当前数据的写入地址为W(x,y),x表示写入数据所处于的SRAM2P存储器的排列位置,0≤x<2n,y表示写入数据所处于的SRAM2P存储器中的具体的指针地址,0≤y≤M;获取与写入地址具有相同指针地址的其余主存储器中的数据,将其同时与当前写入数据做异或运算,并将异或运算结果写入到辅助存储器的相同指针地址中;“当数据从所述2R1W存储器读出时,根据数据的当前指针位置,关联主存储器以及辅助存储器中的数据,对其做异或运算,完成数据的写入和读出”具体包括:若当前两个读出数据的读出地址处于相同的SRAM2P存储器中,则分别获取两个读出数据的读出地址为R1(x1,y1),R2(x2,y2),x1、y1均表示读出数据所处于的SRAM2P存储器的排列位置,0≤x1<2n,0≤x2<2n,y1、y2均表示读出数据所处于的SRAM2P存储器中的具体的指针地址,0≤y1≤M,0≤y2≤M;任选其中一个读出地址R1(x1,y1)中存储的读出数据,从当前的指定读出地址中直接读出当前存储的数据;获取与另一个读出地址具有相同指针地址的其余主存储器、以及辅助存储器中存储的数据,并对其做异或运算,将异或运算结果作为另一个读出地址的存储数据进行输出;若当前两个读出数据的读出地址处于不同的SRAM2P存储器中,则直接获取不同SRAM2P存储器中对应指针地址的数据分别独立进行输出。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于盛科网络(苏州)有限公司,未经盛科网络(苏州)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610606967.3/,转载请声明来源钻瓜专利网。