[发明专利]时钟控制设备、方法和触控显示设备在审
| 申请号： | 201610586889.5 | 申请日： | 2016-07-22 |
| 公开（公告）号： | CN106227292A | 公开（公告）日： | 2016-12-14 |
| 发明（设计）人： | 张路;高晨明 | 申请（专利权）人： | 北京集创北方科技股份有限公司 |
| 主分类号： | G06F1/06 | 分类号： | G06F1/06;G06F3/041 |
| 代理公司： | 北京康信知识产权代理有限责任公司11240 | 代理人： | 韩建伟;张永明 |
| 地址： | 100088 北京市海淀*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种时钟控制设备、方法和触控显示设备。其中，该设备包括：唤醒控制端，用于输入唤醒控制信号；时钟控制端，用于输入休眠控制信号；时钟生成电路，用于生成时钟信号，其中，时钟生成电路的输入端与时钟控制端相连；时钟输出端，通过第一预设逻辑电路与控制端和时钟生成电路的输出端相连，用于根据唤醒控制信号和休眠控制信号的控制输出相应的时钟信号，其中，控制端由唤醒控制端和时钟控制端通过第二预设逻辑电路构成。本发明解决了现有技术中触控显示一体化装置的时钟难以控制的技术问题。 | ||
| 搜索关键词： | 时钟 控制 设备 方法 显示 | ||
【主权项】：
一种时钟控制设备，其特征在于，包括：唤醒控制端，用于输入唤醒控制信号；时钟控制端，用于输入休眠控制信号；时钟生成电路，用于生成时钟信号，其中，所述时钟生成电路的输入端与所述时钟控制端相连；时钟输出端，通过第一预设逻辑电路与控制端和所述时钟生成电路的输出端相连，用于根据所述唤醒控制信号和所述休眠控制信号的控制输出相应的时钟信号，其中，所述控制端由所述唤醒控制端和所述时钟控制端通过第二预设逻辑电路构成。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京集创北方科技股份有限公司，未经北京集创北方科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610586889.5/，转载请声明来源钻瓜专利网。
- 上一篇：基于分段式查表法的反正切函数的实现方法及实现装置
- 下一篇：一种系统时钟
- 同类专利
- 一种基于活动相似度的触发器分组时钟门控方法-201610919951.8
- 张轩;刘昊;严石 - 东南大学苏州研究院
- 2016-10-21 - 2019-07-26 - G06F1/06
- 本发明公开了一种基于活动相似度的触发器分组时钟门控方法，包括以下步骤：基于数字信号处理芯片内核典型工作模式下的门级仿真，得到各个触发器在典型工作模式下的活动性向量，通过统计处理触发器的活动性向量得到触发器的翻转率、触发器间的相关性；使用布局工具进行初步布局，获得数字信号处理芯片内核中触发器在布局中的初始位置；利用翻转率信息与触发器位置数据，实现触发器的分组；利用触发器分组信息，采用异或门自门控的方法实现时钟门控；对产生的新网表做新的布局，并实现时钟树综合与功耗仿真验证。本发明实现了DSP内核的触发器分组时钟门控，可有效的提高时钟的可门控周期，从而降低动态功耗。
- 一种实现定时/计数器的方法及使用这种方法的装置-201610152094.3
- 李晓波 - 东莞华芯世纪微电子有限公司
- 2016-03-17 - 2019-07-23 - G06F1/06
- 一种实现定时/计数器的方法及使用这种方法的装置,本发明涉及计算机技术范畴中的计算机体系结构技术领域，是通过如下技术方案实现的：定时/计数器可实现M个（M>1）分定时/计数器的功能，所述的定时/计数器仅用了一个N位（N>0）的计数模块/装置，所述的定时/计数器中实现的多个分定时/计数器共享使用所述的一个主计数器，该定时/计数器中实现的多个分定时/计数器共享使用该一个主计数器，从而达到在实现多个定时/计数器的同时节省硬件资源、降低成本的目的。
- 负载控制备用信号生成电路-201510312879.8
- 渡和久 - 矢崎总业株式会社
- 2015-06-09 - 2019-07-05 - G06F1/06
- 一种负载控制备用信号生成电路，在控制处理器中发生异常的情况下，将备用控制信号提供到连接于控制处理器的输出的负载的开关，该备用信号生成电路包括：第一输入端子，当控制处理器正常时，第一输入端子接收从控制处理器周期性地输出的恒定周期信号；恒定周期信号监视部，其监视恒定周期信号的状态，以识别恒定周期信号的高电平或低电平状态持续的时间的长度是否比预定时间长，并且输出对应于识别结果的信号；和备用信号输出部，当恒定周期信号监视部的输出满足预定条件时，该备用信号输出部输出备用控制信号。
- 时钟设定方法及其装置-201810557810.5
- 赖明祥 - 联发科技股份有限公司
- 2018-06-01 - 2019-07-02 - G06F1/06
- 本发明揭露一种数字系统中时钟设定方法及其装置。在低功率模式下，以第一时钟速率操作数字电路，并且使用具有第一时钟速率的第一时钟递增不间断系统定时器(non‑stop system timer)中的计数器。在正常模式下，以大于第一时钟速率的第二时钟速率操作数字电路，并且使用具有第二时钟速率的第二时钟在第一时钟的第一时钟信号的邻近边缘之间，插入第二时钟的第二时钟信号的值。第一时钟在低功率模式与正常模式下保持运行。第二时钟在低功率模式下断电。
- 一种时钟信号处理方法、装置、设备及可读存储介质-201910145756.8
- 吕孟桓 - 苏州浪潮智能科技有限公司
- 2019-02-27 - 2019-06-07 - G06F1/06
- 本发明公开了一种时钟信号处理方法，该方法包括以下步骤：获取第一时钟产生的第一时钟信号，以及第二时钟产生的第二时钟信号；利用逻辑电路对第一时钟信号和第二时钟信号进行逻辑组合，获得组合时钟信号；向目标外设提供组合时钟信号，以便目标外设利用组合时钟信号进行工作。该方法可仅增加相对于独立时钟结构更为简单的逻辑电路的情况下，便可通过对已有的时钟信号进行逻辑组合，得到新的组合时钟信号，相较于通过增加独立时钟的个数的方式，可有效减少独立时钟的数量，降低系统结构的复杂度。本发明还公开了一种时钟信号处理装置、系统、设备及可读存储介质，具有相应的技术效果。
- 一种高频时钟信号驱动电路-201910009440.6
- 李维忠;肖希;余少华 - 武汉邮电科学研究院有限公司;武汉光谷信息光电子创新中心有限公司
- 2019-01-04 - 2019-05-24 - G06F1/06
- 本发明公开了高频时钟信号驱动电路，涉及时钟电路领域，该电路包括放大电路，所述放大电路包括电连接的输入模块和输出模块，其特征在于：所述输入模块接收时钟信号并通过传输线发送至输出模块。所述输出模块包括负载电路，所述负载电路响应于所述输入模块的时钟信号并从输出端输出时钟信号至时钟信号接收单元。本电路能够解决时钟走线过长造成时序混乱的问题，并且改善时钟信号反射的状况，提升时钟信号的完整性。
- 一种时钟系统-201811481575.4
- 孟瑶 - 郑州云海信息技术有限公司
- 2018-12-05 - 2019-04-12 - G06F1/06
- 本发明公开了一种时钟系统，应用于存储服务器系统，包括PCH芯片、第一时钟扩展器、第二时钟扩展器；其中，所述PCH芯片为集成有时钟功能的芯片；PCH芯片分别与第一时钟扩展器以及第二时钟扩展器相连接，用于为所述存储服务系统中多个功能设备提供时钟支持。本发明中在PCH芯片的基础上，进行功能扩展，使得PCH芯片和第一时钟扩展器以及第二时钟扩展器配合工作。使得整个时钟系统可以同时为更多的功能模块同时提供时钟支持，在保证各个功能模块正常传输信息的基础上，简化时钟系统的结构，同时扩展了时钟系统的功能。
- 一种时钟信号发生系统及电子设备-201810877960.4
- 黄永俊;冀荣福 - 合肥联宝信息技术有限公司
- 2018-08-03 - 2018-12-21 - G06F1/06
- 本发明公开了一种时钟信号发生系统及电子设备。其中，时钟信号发生系统，用于为电子设备的显卡芯片提供时钟信号，将电子设备的CPU的第一时钟模块作为时钟发生器，第一时钟模块的信号输出端与显卡芯片的第二时钟模块的信号输入端连接，当第一时钟模块接收到使能信号时，第一时钟模块向第二时钟模块发出时钟信号。电子设备，包括CPU和显卡芯片，CPU的第一时钟模块的信号输出端与显卡芯片的第二时钟模块的信号输入端连接，当第一时钟模块接收到使能信号时，第一时钟模块向第二时钟模块发出时钟信号。本发明实施例的时钟信号发生系统及电子设备，能够直接利用CPU为显卡芯片提供时钟信号，能够节约成本。
- 一种双MCU时钟电路、控制电路板及医疗监护设备-201820424938.X
- 邹艺良 - 深圳市理邦精密仪器股份有限公司
- 2018-03-27 - 2018-11-16 - G06F1/06
- 本实用新型适用于电子技术领域，提供了一种双MCU时钟电路，该电路包括：电源、第一开关单元、从MCU、主MCU以及晶振单元；其中：所述电源通过所述第一开关单元连接至所述主MCU，所述电源与所述从MCU连接；所述从MCU与所述第一开关单元连接，以控制所述第一开关单元的通断；所述从MCU与所述晶振单元连接，以从所述晶振单元获取时钟信号：所述主MCU与所述从MCU连接，以通过所述从MCU从所述晶振单元获取时钟信号；或者，所述主MCU与所述晶振单元连接，以从所述晶振单元获取时钟信号。本实用新型其不仅可以简化电路结构，降低产品成本，而且还可以改善电磁干扰的问题，降低电磁辐射。
- 一种服务器用高可靠性时钟控制系统-201820743630.1
- 杨洋 - 郑州云海信息技术有限公司
- 2018-05-18 - 2018-11-16 - G06F1/06
- 本实用新型属于服务器技术领域，具体地说是一种服务器用高可靠性时钟控制系统。该实用新型的服务器用高可靠性时钟控制系统包括服务器系统主板、时钟控制板和若干时钟冗余模块，时钟控制板上设置有主时钟源、时钟切换芯片和存储器，主时钟源与时钟切换芯片、存储器分别连接，存储器与时钟切换芯片相连接，时钟切换芯片与服务器系统主板上的主板时钟拓扑模块相连接，且时钟切换芯片、存储器分别与服务器系统主板上的PCH模块相连接；若干时钟冗余模块分别与时钟切换芯片相连接。本实用新型的服务器用高可靠性时钟控制系统设计简单合理，可重用性高，能够有效的防止服务器发生宕机，从而提高服务器工作稳定性，具有良好的推广应用价值。
- 用于无线电综合测量仪射频本振电路的晶振分频电路-201510772645.1
- 伍泳刚;邹金强;李春辰 - 成都前锋电子仪器有限责任公司
- 2015-11-13 - 2018-11-09 - G06F1/06
- 本发明公开的是一种用于无线电综合测量仪射频本振电路的晶振分频电路，包括依次连接的DAC调谐电压模块、晶体振荡器及时钟缓冲电路；所述DAC调谐电压模块用于为晶体振荡器提供电源，所述晶体振荡器用于产生基准参考信号；所述时钟缓冲电路用于根据接收到的基准参考信号分别为本振产生电路、综合测量仪射频模块混频器及综合测量仪信号处理模块提供鉴相参考信号。本电路可为为手持无线电综合测试仪射频本振电路提供多种本振信号，从而使得综合测试仪可以同时实现多种功能的测量。
- 片上系统、时钟门控组件、多路复用器组件以及分频组件-201710608445.1
- 李宰坤;金硪灿;宋陈煜;李栽荣;崔然植 - 三星电子株式会社
- 2017-07-24 - 2018-07-31 - G06F1/06
- 本发明提供一种片上系统、一种时钟门控组件、一种时钟多路复用器组件以及一种时钟分频组件。片上系统包含多个知识产权块和时钟管理单元，时钟管理单元被配置成对知识产权块中的至少一个执行时钟门控。知识产权块和时钟管理单元使用完全握手方法彼此连接。完整握手方法可以包含以下项中的至少一个：知识产权块将请求信号发送到时钟管理单元以开始提供时钟信号或停止提供时钟信号；以及响应于接收请求信号，时钟管理单元将确认信号发送到对应知识产权块。本发明的片上系统的消耗功率低，且本发明的驱动片上系统的方法可以防止片上系统消耗太多功率。
- 一种获取高精度定时信号的方法和系统-201410414975.9
- 钟文涛;张惠兴;陈新刚 - TCL集团股份有限公司
- 2014-08-21 - 2018-07-27 - G06F1/06
- 本发明适用于嵌入式芯片技术领域，提供了一种获取高精度定时信号的方法和系统，所述方法包括：设置待实现定时信号的分辨率T；根据所述分辨率对芯片进行初始化；将芯片的脉冲宽度调制信号输出引脚与中断输入引脚进行连接；获取所述中断输入引脚以所述频率生成的反馈信号，并在所述反馈信号符合所述中断沿时，将所述反馈信号设置为中断信号，并将所述中断信号设置为定时信号，所述反馈信号为对所述脉冲宽度调制信号反馈的信号。通过本发明，终端可以以PWM信号的频率接收中断信号，将中断信号设置为定时信号，即可实现与PWM信号分辨率等同高分辨率的定时功能。
- 一种抗旁路攻击的时钟串扰实现方法-201510968398.2
- 孙坚;周玉洁;刘红明 - 上海爱信诺航芯电子科技有限公司
- 2015-12-22 - 2018-06-19 - G06F1/06
- 本发明提供一种抗旁路攻击的时钟串扰实现方法，通过对输入时钟的相位和频率串扰，产生一个串扰时钟。对输入时钟进行相位延迟产生四个相位差为1/4个周期的时钟，以及分频数为2、3、4或者5的动态切换分频时钟，共五个时钟源。通过随机在五个时钟源中选择一路作为时钟输出，同时分频时钟在2到5分频数之间随机选择。每选择一路时钟后，此时钟持续周期数也在16个时钟到31个时钟之间随机选择，最终通过随机选择时钟源，随机每一个时钟源的持续周期产生一个相位和频率随机变换的串扰时钟。旁路攻击对功耗和电磁辐射的测量是以稳定时钟周期为基准的，对于加扰后的时钟，功耗和电磁辐射无法以同一时钟周期作为基准测量，大大增加旁路攻击的难度。 1
- 一种跨时钟域事件传递的电路-201721574834.9
- 张毓 - 南京火零信息科技有限公司
- 2017-11-23 - 2018-05-29 - G06F1/06
- 一种跨时钟域事件传递的电路，用于数字电路领域中不同时钟域间的事件传递。通过对事件的计数来处理突发密集事件，通过分频使再次生成的事件均可无误的传递到另外一个时钟域，通过目标时钟域中的采样电路使事件再现；当有数据伴随事件一起传输时，能同步恢复出事件和相应的数据。该方案使得跨时钟域传递完全单向化，不需握手或双向传递；通过适当设置，该方案可以适应两个时钟域的时钟的任意频率关系和相位关系，适用范围广。
- 一种平台适配层定时器测试管理线程装置-201610551970.X
- 许丽丽 - 许丽丽
- 2016-07-14 - 2018-01-23 - G06F1/06
- 本发明公开了一种平台适配层定时器测试管理线程装置，包括创建单元、管理进程，其中所述创建单元位于定时器管理进程的主线程内，在接收到定时器开启请求后，创建并启动定时器；所述信息保存单元位于定时器管理进程的主线程内，保存创建的定时器的相关信息。本发明装置具有结构简单，可实现控制，安全性好，精度高，可靠性高，维护检修无需停炉，维护无危险性，节省所需的费用。
- 用于相位对齐的2X频率时钟生成的方法和装置-201710383244.6
- 柯燕京 - 阿尔特拉公司
- 2017-05-26 - 2018-01-05 - G06F1/06
- 一个实施例涉及包括多个单通道串行器的多通道串行器电路。多个单通道串行器中的单通道串行器包括具有非分频器结构的本地2x频率时钟生成器。其它实施例涉及在多通道串行器的单通道串行器中使用非分频器电路来生成本地2x频率时钟信号的方法。另一实施例涉及具有非分频器结构的本地2x频率时钟生成器电路。本地2x频率时钟生成器电路包括由多路复用器选择用于第一串行化比的第一电路路径，并且还可以包括由多路复用器选择用于第二串行化比的第二电路路径。还公开了其它实施例和特征。
- 一种用于SERDES芯片的本地时钟产生方法及电路-201710625769.6
- 蒋铮;姚兵兵;马波;栗源 - 宏祐图像科技（上海）有限公司
- 2017-07-27 - 2018-01-05 - G06F1/06
- 本发明提供了一种用于SERDES芯片的本地时钟产生方法及电路，包括采用SERDES芯片接收外来数据产生稳定的时钟CLK_RX；将时钟CLK_RX输入锁频环的参考时钟CLK_REF，对所述锁频环的输出时钟CLK_OUT进行环路校正，同时将所述输出时钟CLK_OUT与所述锁频环的输入时钟CLK_IN相连；以及，在所述输出时钟CLK_OUT达到稳定的状态后，断开所述时钟CLK_RX与所述锁频环的CLK_REF的连接，以及断开输出时钟CLK_OUT与输入时钟CLK_IN的连接。本发明无需片外晶振，锁频环仅需要一次校正就可以输出产生稳定的频率。
- 通信装置的控制电路及控制方法-201610355771.1
- 施俊仰;张吉甫;罗国光 - 晨星半导体股份有限公司
- 2016-05-26 - 2017-12-05 - G06F1/06
- 本发明揭露一种通信装置的控制电路，包含一周期性封包侦测单元，用来侦测一数据信号的一周期性封包，以产生对应该周期性封包的一封包指示信号；一频率合成电路，耦接该周期性封包侦测单元，用来依据一参考时钟产生一工作时钟；以及一设定值产生电路，耦接该周期性封包侦测单元及该频率合成电路，用来依据该工作时钟及该封包指示信号的频率关系产生一设定值；其中，该频率合成电路更依据该设定值调整该工作时钟，以使该工作时钟的频率实质上为该封包指示信号的频率的一预设倍数。
- 用于生成输出使能信号的控制电路以及相关系统和方法-201680021324.0
- L·阿马里利奥;M·阿金;A·卡津;L·王 - 高通股份有限公司
- 2016-03-24 - 2017-12-05 - G06F1/06
- 公开了用于生成输出使能信号的控制电路。在一个方面，提供了一种控制电路，该控制电路采用组合性逻辑，以使用标准时钟信号、基于该标准时钟信号的反馈时钟信号、以及单数据率(SDR)数据输出流来生成满足定时约束的输出使能信号。该控制电路包括双倍数据率(DDR)转换电路，该DDR转换电路被配置成基于接收到的SDR输出流来生成DDR输出流。该控制电路包括输出使能电路，该输出使能电路被配置成接收标准时钟信号、反馈时钟信号和DDR输出流，并生成根据所定义的定时约束来被断言和解除断言的输出使能信号。该控制电路被配置成生成准确定时的输出使能信号而除了标准时钟信号之外无需快时钟信号。
- 半导体集成电路-201710321201.5
- 神崎照明 - 瑞萨电子株式会社
- 2017-05-09 - 2017-11-21 - G06F1/06
- 本发明涉及半导体集成电路。本发明的一个目的是在内部时钟的频率的设置可动态地改变的LSI中不安装大规模电路的情况下，减小用于根据内部时钟频率改变内部电路的操作模式的程序的负担。在包括根据所供应的参数从时钟源生成内部时钟的内部时钟生成电路的LSI中，提供存储时钟源的频率信息的寄存器、存储参数的寄存器、以及具有多种操作模式的内部电路、控制与从寄存器供应的频率信息和参数相关联的内部电路的操作模式的表单电路。
- 一种低功耗多核SoC的时钟管理架构设计方法-201710492433.7
- 陈亚宁;汪健;赵忠惠;王镇;张磊 - 北方电子研究院安徽有限公司
- 2017-06-26 - 2017-11-03 - G06F1/06
- 本发明公开了一种低功耗多核SoC的时钟管理架构设计方法，在SoC芯片内集成锁相环PLL电路，对输入时钟进行倍频后得到SoC芯片内部需要的高频时钟，倍频后的时钟再根据应用配置信息通过分频器进行不同倍数的分频，得到SoC芯片内各个模块所需的工作时钟；时钟源的选择通过外部端口CLKMODE控制，选择外部时钟源模式或者PLL模式；同时，PLL模式的使能与否由寄存器配置；从DSP核1、核2、核3的时钟使能信号由主DSP核通过对低功耗控制寄存器进行配置，主DSP核的时钟使能信号长期有效。本发明的方法内置锁相环灵活配置内部工作时钟，以降低PCB板上输入时钟频率。
- 一种具有低相位噪声、高隔离度的频率分配放大装置-201621459501.7
- 赵敏 - 西安宏泰时频技术有限公司
- 2016-12-29 - 2017-07-28 - G06F1/06
- 本实用新型属于时频领域，具体涉及一种具有低相位噪声、高隔离度的频率分配放大装置，包括输入信号放大模块，用于对输入信号进行接收和放大；分路模块，用于对所述输入信号放大模块输出的信号进行分路；放大输出模块，用于对每路信号的放大和输出；电源管理模块，对所述输入信号放大模块、所述放大输出模块进行供电。本实用新型通过设置输入信号放大模块、分路模块和放大输出模块，从而提供了一路基准信号输入、十六路基准信号输出，具备低相位噪声指标和高隔离度指标，而且结构简单，可靠性高，应用范围广。
- 一种微控制器芯片中的时钟多路控制单元-201611157036.6
- 万上宏;叶媲舟;黎冰;涂柏生 - 深圳市博巨兴实业发展有限公司
- 2016-12-15 - 2017-05-31 - G06F1/06
- 本发明公开了一种微控制器芯片中的时钟多路控制单元，芯片内部包括时钟产生单元CLOCK、时钟多路控制单元CKMUX以及微控制器内核MCU_CORE。本发明微控制器内核可以在应用场景中随时从某一工作时钟切换到另一工作时钟，并且能够保证时钟信号在切换的过程中不出现毛刺，同时不存在竞争条件，以确保芯片内所有的寄存器不会因为时钟信号上出现毛刺或者竞争而出现时序上的违背，导致微控制器芯片出现错误响应。本发明的优点还在于微控制器芯片能够根据应用时的需要，在高频工作时钟与低频工作时钟之间随时切换，从而使整个应用系统可能获得更低的功耗。
- 在风力涡轮机中加时间戳-201310197430.2
- A.G.克努德森;M.B.劳尔森;F.B.图恩博 - 西门子公司
- 2013-05-24 - 2017-05-24 - G06F1/06
- 在风力涡轮机中加时间戳。本发明提供一种收集在风力涡轮机组设施中的事件数据的方法，该风力涡轮机组包括多个风力涡轮机（1），每一个包括基于卫星的时钟（7）。在所述风力涡轮机（1）中的每一个中，将第一时间信号从所述基于卫星的时钟（7）分发到风力涡轮机（1）中的至少一个节点（4）。在至少一个节点（4）中，检测在连接到该节点（4）的至少一个子系统中发生的事件。当检测到事件时，收集包括关于事件的信息的事件数据。针对每条所收集的事件数据，向该条所收集的事件数据添加时间戳，以表征检测到事件的对应时刻。对加时间戳的事件数据进行存储以用于后面的检查。
- 一种基于移动终端的抗同频时钟干扰的方法及系统-201610952657.7
- 杨维琴;俞斌 - 惠州TCL移动通信有限公司
- 2016-11-03 - 2017-04-19 - G06F1/06
- 本发明公开了一种基于移动终端的抗同频时钟干扰的方法及系统，方法包括移动终端的第一应用开启后，检测第二应用是否开启，若第二应用已开启，则主控制器控制关闭第二应用对第二时钟的支配；主控制器控制关闭第一应用对第一时钟的支配；主控制器控制第一时钟、第二时钟间隔开启或关闭。本发明可有效防止同频低幅度时钟易受到其他同频高幅度时钟的干扰，从而造成同频低幅度时钟对应的应用性能指标下降，使同频低幅度时钟对应的应用和同频高幅度时钟对应的应用可同时正常工作，为用户使用移动终端提供了方便。
- 一种虚拟仿真机-201620705266.0
- 丁丁;姚卫丰;张自忠;胡洪;安静;赵子云;杨润丰;蔡志敏;孙建龙;沈忠彪 - 深圳市同立方科技有限公司
- 2016-07-06 - 2017-03-29 - G06F1/06
- 本实用新型涉及教学器械技术领域，尤其涉及一种虚拟仿真机。本实用新型提供一种虚拟仿真机，主要用于3D虚拟仿真教学方面，里面集成了21寸触摸显示器，1台电脑主机，还有DDC控制主板。该仿真机正面采用铝合金做面板，表面经本色拉丝氧化处理，后盖采用优质钣金材料，经静电喷涂成接近铝板的颜色，整体外观看起来高档大气。该仿真机各样接口相当丰富，再加上软件方面大量的虚拟场景的配合，将会使教学更加有贴合实际，使老师教学更加轻松，让学生学习的兴趣更浓，学的更好。
- 一种防止存在倍数关系的时钟间相互干扰的方法及系统-201610904395.7
- 俞斌;杨维琴 - 惠州TCL移动通信有限公司
- 2016-10-18 - 2017-03-15 - G06F1/06
- 本发明公开了一种防止存在倍数关系的时钟间相互干扰的方法及系统，所述方法包括通过在检测到有新时钟开启时，获取所述新开启时钟频率，并判断所述新开启时钟频率与已开启时钟频率之间是否存在倍数关系，若为否，则控制所述新开启时钟频率生效，若为是，则获取使用所述新开启时钟器件的输入频率范围，在所述输入频率范围内对新开启时钟频率进行调节，直到新开启时钟频率与已开启时钟频率之间不存在倍数关系，控制调节后的当前所述新开启时钟频率生效，从而减少时钟之间的相互干扰，特别是避免两个频率成倍数关系的时钟之间可能会出现类似于“共振”的相互干扰，导致时钟信号幅度变大，从而既浪费了能量，又会使器件工作异常的问题。
- 电子系统及其相关时钟管理方法-201610263640.0
- 杨英霆;陈全贤 - 联发科技股份有限公司
- 2016-04-26 - 2017-03-15 - G06F1/06
- 本发明揭露一种电子系统及其相关时钟管理方法。其中该电子系统包含多个功能模块以及时钟管理模块。其中，该多个功能模块的每一个根据多个时钟信号中的一个时钟信号运作；并且根据该多个功能模块的多个性能要求生成该多个时钟信号。本发明提供的电子系统及其相关时钟管理方法可降低电量消耗。
- 一种用于FPGA的时钟系统及服务器-201610876447.4
- 薛广营;黄振华 - 郑州云海信息技术有限公司
- 2016-10-08 - 2017-02-22 - G06F1/06
- 本发明公开了一种用于FPGA的时钟系统及服务器，包括用于生成多路同源时钟并分别发送至FPGA板卡中的FPGA芯片中的逻辑模块以及与逻辑模块进行数据传输的外部设备的全局时钟发生器，外部设备包括CPU和/或其他FPGA板卡；与逻辑模块连接、用于生成频率和/或相位可变的时钟并发送至逻辑模块的可变时钟发生器。本发明提供的时钟系统能够根据外部时钟需求来改变为FPGA提供的时钟，在逻辑模块需要与外部设备进行数据传输时，若连接总线需要FPGA与外部设备采用同源时钟设计，则FPGA的逻辑模块可以选择时钟系统提供的同源时钟作为参考时钟，可见，本发明提供的时钟系统可以使得FPGA能够满足更多的逻辑验证，提高了FPGA的灵活性。
- 专利分类
