[发明专利]一种多模多核的通信基带SoC芯片有效
| 申请号： | 201610560694.3 | 申请日： | 2016-07-15 |
| 公开（公告）号： | CN106209121B | 公开（公告）日： | 2019-04-09 |
| 发明（设计）人： | 王志君;梁利平;管武;洪钦智;吴凯 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H04B1/00 | 分类号： | H04B1/00 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 王宝筠 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种多模多核的通信基带SoC芯片，包括：多个同构DSP处理器，一个射频前端协处理器、一个并行比特协处理器以及片上存储器；其中，所述射频前端协处理器、所述并行比特协处理器以及所述通用数字信号处理器均与所述片上存储器通信连接。所述SoC芯片由多个通用数字信号处理器搭载通信专用的射频前端协处理器以及并行比特处理器构成，可以通过软件定义支持LTE‑A通信。通用数字信号处理器兼容DSP指令以及CPU指令，即可实现高性能矢量处理功能，也可以处理诸如任务调度等管理性工作。所述SoC芯片可以通过软件定义支持支持包括LTE‑A通信规则在内的多种通信规则，通信系统体积小，结构简单，成本低。 | ||
| 搜索关键词： | 一种 多核 通信 基带 soc 芯片 | ||
【主权项】：
1.一种多模多核的通信基带SoC芯片，其特征在于，包括：多个通用数字信号处理器；一个射频前端协处理器、一个并行比特协处理器以及片上存储器；其中，所述射频前端协处理器、所述并行比特协处理器以及所述通用数字信号处理器均与所述片上存储器通信连接；所述通用数字信号处理器是32位基于VLIW结构的DSP以及通用CPU的一体化处理器；所述通用数字信号处理器用于运行32位DSP指令，兼容通用RISC CPU指令，支持多条CPU和DSP指令的同时并行执行；所述通用数字信号处理器的指令集包括：DSP指令以及CPU指令；其中，所述CPU指令兼容通用RISC CPU指令结构；所述DSP指令包括2bit的并行标识符，所述并行标识符用于分别表示当前指令与前一条以及后一条指令的并行情况，使得DSP指令可以前后携带CPU指令实现并行发射。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610560694.3/，转载请声明来源钻瓜专利网。
